Микропроцессорная система

 

Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем различного назначения. Цель изобретения - сокращение емкости памяти программ при наличии необходимости в зацикливании участков программ, Микропроцессорная система содержит микропроцессор 1, запоминающее устройство 2, периферийное устройство 3, второй формирователь 5 сигналов Чтение - запись, содержащий элемент НЕ 16, первый 17 и второй 18 элементы И, первый формирователь 4 сигналов Чтение - запись, содержащий первый 19 и второй 20 элементы И, первый 21 и второй 22 элементы ИЛИ. Кроме того, система содержит первый 23, второй 24 и третий 25 регистры, схему 26 сравнения, сдвиговый регистр 27, элемент И 28, элемент ИЛИ-НЕ 29 Сущность изобретения заключается в том, что в предлагаемой микропроцессорной системе можно произвести заклинивание любого участка выполняемой программы, которая хранится в запоминающем устройстве, не внося при этом изменений в эту программу 1 ил. сл 00 ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„„ Ж„„1675898 А2 (я)5 G 06 F 15/ОО, 15/76

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ":э. э- ., ., „-,„, :-И:э/", ; )1-,. „

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1172455 (21) 4681475/24 (22) 18,04,89 (46) 07.09,91, Бюл. N 33 (72) А.В,Тупица, Б.Г.Шаров и Б,А,Швед (53) 681.3(088.8) (56) Авторское свидетельство СССР

% 1172455, кл. G 06 F 15/00, 15/76, 1981, Ф

3 (54) МИКРОПРОЦЕССОРНАЯ CNCTEMA (57) Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных систем различного назначения. Цель изобретения — сокращение емкости памяти программ при наличии необходимости в зацикливании участков программ. Микропроцессорная си. стема содержит микропроцессор 1, запоминающее устройство 2, периферийное устройство 3, второй формирователь 5 сигналов "Чтение — запись", содержащий элемент

НЕ 16, первый 17 и второй 18 элементы И, первый формирователь 4 сигналов "Чтение — запись", содержащий первый 19 и второй

20 элементы И, первый 21 и второй 22 элементы ИЛИ, Кроме того, система содержит первый 23, второй 24 и третий 25 регистры, схему 26 сравнения, сдвиговый регистр 27, элемент И 28, элемент ИЛИ-НЕ 29. Сущность изобретения заключается в том, что в предлагаемой микропроцессорной системе можно произвести заклинивание любого участка выполняемой программы, которая хранится в запоминающем устройстве, не внося при этом изменений в эту программу.

1 ил.

1675898

b5

Изобретение относится к вычислительной технике, может быть использовано при создании вычислительных систем различного назначения и является усовершенствованием технического решения по авт, св, М 1172455.

Цель изобретения — сокращение емкости памяти программ при наличии необходимости в зацикливании участков программ.

Сущность изобретения заключается в том, что в микропроцессорной системе можно произвести зацикливание любого участка выполняемой программы, которая хранится в запоминающем устройстве, не ! внося при этом изменений в эту программу.

На чертеже показана структурная схема микропроцессорной системы.

Микропроцессорная система содержит микропроцессор 1, запоминающее устройства 2, периферийное устройство 3, первый блок 4 формирования сигналов "Чтение— запись", второй блок 5 формирования сигналов "Чтение — запись", информационный вход-выход б микропроцессора, адресный выход 7 микропроцессора, управляющий выход 8 записи в периферийное устройство микропроцессора, управляющий выход 9 записи в запоминающее устройство микропроцессора, управля ощий выход i0 счить. — вания из запомиHo þùåã0 устройства микропроцессора, управляющий выход 11 считывания из периферийного устройства микропроцессора, управляющие входы записи 12 и считывания 13 в (из) запоминающее (ro) устройство (а) микропроцессора, управляющие входál 33f1NcN 14 и c bl вен ия 1 5 в (l13) периферийное (го) устройство (а). Второй формирователь 5 сигналов "Чтение — запись" содержит элемент НЕ 16, первый 17 и второй 18 элементы И, первый формирователь 4 сигналов "Чтение — запись" содержит первый 19 и второй 20 3 ;ìåíòû И, первый

21 и второй 22 элементы ИЛИ. Кроме того, система содержит первый 23, в орой 24 v третий 25 регистрь;, схему 26 ",.ðàâíåíèÿ, сдвиговый регистр 27, элемент И 28, элемент ИЛ И-Н Е 29. вход 30 и ризнака режима зацикливания программы, вход 3, задания адреса зацикливающего участка программы, информационные входы 32 — 34.

Микропроцессорная система работает следующим образом, При наличии сигнала

"Лог. 0" на входе 30 микропроцессор 1 выполняет программу, записанную ц запоминающее устройство 2, При вь;пол".,ении рабочей программы в силу различны . причин может возникнуть нештатная ситуация

Для ее локализации и устранения необходиМо произвести зацикливание flpG! раммы на том участке, выполнение которого приводит к нештатной ситуации. Зацикливание участка программы можно осуществить с помощью трехбайтной команды безусловного перехода. Эта команда возвращает процессор на повторное выполнение участка программы, начиная с адреса, который указывается во втором и третьем байтах команды. На вход 32 микропроцессорной системы подается код команды безусловного перехода, на входы 33 и 32 — старший и младший байты адреса перехода, на вход 31 — код последнего адреса зацикливаемого участка программы, При наличии сигнала

"Лог, 1" на входе 30 микропроцессорной системы и сигнала "Чтение" запоминающего устройства на выходе 10 микропроцессора 1, информация с входов 34, 33 и 32 записывается соответственно в регистры

23, 24 и 25. Когда в ходе заполнения программы происходит совпадение кода, выставленного на адресном выходе 7 микропроцессора 1, с кодом адреса, который нахоцится на входе 31 системы, на выходе схемы 26 сравнения появляется сигнал "Лог. 1", который по переднему фронту сигнала "Чтение" записывается в первый разряд регистра 27, предварительно установленного в нулевое состояние(цепи начальной установки на чертеже не показаны), через элемент ИЛИ-НЕ 29 сигнал

"Лог,1" с первого выхода регистра 27 запрещает прохождение сигнала "Чтение" через элемент И 18 на вход 13 считывания запоминаюшего устройства 2 и разрешает выдачу кода команды безусловного перехода с регистра 23 на информационный .вход-выход 6 процессора 1. Выполнение последующих циклов чтения, которые осуществляются процессорами 1 при выполнении команды безусловного перехода, приводит к последовательному сдвигу "Лог.

1" во второй и третий разряды сдвигового регистра 27, что в свою очередь сопровождается выдачей на информационный входвыход 6 младшего и старшего байтов адреса перехода из регистров 24 и 25. При выдаче информации из регистров 24 и 25 на информационный вход-выход в процессоре 1 подача сигнала "Чтение" k8 вход считывания

13 запоминающего устройства 2 блокируется сигналом с выхода элемента ИЛИ-НЕ 29.

Формула изобретения

Микропроцессорная система по авт. св.

%1172455, отл и ч а ю ща я с ятем, что, с целью сокращения емкости памяти программ при наличии необходимости в зацикливании участков программ, она дополни.гельно содержит три регистра, сдвиговый регистр, схему сравнения, эле1675898

Составитель Ю. Ланцов

Техред M.Moðãåíòàë Корректор 3.Лончакова

Редактор И. Горная

Заказ 3004 Тираж Подписное

-ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

I мент И и элемент ИЛИ-НЕ, выход которогосоединен с третьим входом второго элемента И второго формирователя сигналов "Чтение— запись", с первого по третий входы элемента ИЛИ-НЕ соединены соответственно с первого по третий выходами сдвигового регистра и входами управления считыванием с первого по третий регистров, входы записи которых соединены с выходом элемента

И, стробирующим входом схемы сравнения и синхровходом сдвигового регистра, информационный вход которого соединен с выходом схемы сравнения, первый и второй информационные входы которой подключены соответственно к входу задания адреса зацикливаемого участка программы системы и к адресному выходу микропроцессора, управляющий выход считыванием из запо5 минающего устройства которого соединен с первым входом элемента И, второй вход которого подключен к входу признака режима зацикливания участка программы системы, выходы с первого по третий регистров под10 ключены к информационному входу-выходу микропроцессора, с первого по третий информационные входы системы подключены к информационным входам соответственно с первого по третий регистров.