Дискретный фильтр
Изобретение относится к специальным средствам вычислительной техники и может быть использовано при обработке случайных сигналов, имеющих пространственную структуру, например таких, как радиолокационные сигналы, сейсмические данные. магнитные, гравитационные и температурные поля. Целью изобретения является повышение точности оценки. Изобретение основано на вычислении, запоминании и использовании оценок измеряемого процесса по направлению, ортогонапьному к направлению фильтрации. Цель изобретения достигается за счет того, что в дискретный фильтр введены блок синхронизации 13, первое 11 и второе 12 оперативные запоминающие устройства, третий алгебраический сумматор 7, четвертый 8 и пятый 9 матричные умножители, второй блок задержки 10, мультиплексор 21, четыре схемы сравнения 15-17, 23, инвертор 14, первый 18 и второй 19 элементы И. элемент ИЛИ 20, ключ 22. 5 ил.
СОЮЗ СО(3ЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
<5i)5 G 06 F 15/32
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ юг 7
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4721868/24 (22) 20.07.89 (46) 23.09.91. Бюл. N. 35 (72) Г.Н. Громов, С.Ф. Николаев и T.Ã. Макарова (53) 62-50(088.8) (56) Венгеров А.А., Щаренский В,А. Прикладные вопросы оптимальной линейной фильтрации. — М.: Энергоиздат, 1982, с. 96, рис. 4.3. (54) ДИСКРЕТНЫЙ ФИЛЬТР (57) Изобретение относится к специальным средствам вычислительной техники и может быть использовано при обработке случайных сигналов, имеющих пространственную структуру, например таких, как радиолокационные сигналы. сейсмические данные, 5U 167Q500 А1 магнитные, гравитационные и температурные поля. Целью изобретения является (10вышение точности оценки. Изобретение основано на вычислении, запоминании и использовании оценок измеряемого процесса по направлению, ортогональному к направлению фильтрации. Цель изобретения достигается за счет того, что в дискретный фильтр введены блок синхронизации 13, первое 11 и второе 12 оперативные запоминающие устройства, третий алгебраический сумматор 7, четвертый 8 и пятый 9 матричные умножители, второй блок задержки 10, мультиплексор 21, четыре схемы сравнения
15-17, 23, инвертор 14, первый 18 и второй
19 элементы И. элемент ИЛИ 20, ключ 22. 5 ил.
1679500 (4) Изобретение относится к специальным средствам вычислительной техники и может быть использовано при обработке случайных сигналов, имеющих пространственную структуру, например таких, как радиолокационные сигналы, сейсмические данные, магнитные, гравитационные и температурные поля, Цель изобретения — повышение точности оценки.
Линейная модель поля (измеряемый процесс). с разделимой по пространственным координатам автокорреляционной функцией описывается системой разностных уравнений
q(ix,ly) = Р(!х,!у)ц(!х-1,ly)+R(lx,ly) ц(!х,ly 1)+
+ N(lx,!уЩх-1,!у-1)+уу(!х, ly) (1) для нечетных iy при !у A 1, ix 1, q(lx, ly) = P(lx, ly)q(ix+1 ly)+R(lx,ió)q(iõ, ly-1)+
+ N(lx, ly)q(ix+1,!у-1)+w(ix,iy} (2) для четных ly npu ix W Ix, q(i«,1)= P(4,1)ц(4-1,1)+w(iх,1) (3) для первого столбца, q(lx,ly)=R(lx,ly)q(lx,ly 1)+w(lx,ly) для четных iy при ix=lx, q(1, ly)=R(1, ly)q(1, ly 1)+w(1, !у) (5) для нечетных iy при !х=1, где Ix принадлежит интервалу (1,!х), Ix ограничено по оси !х, iy принадлежит интервалу (1, оо; ц(4,ly)-n — мерный вектор модели измеряемого поля, размерность которого онределяется заданной автокорреляционной функцией измеряемого процесса;
R(lx,ly), P(ix,iy),N(ix,ly) — матрицы коэффициентов размерности пхп; а(!х,ló)-n — мерный вектор белого порождающего шума с известной интенсивностью
Ва(!х,!у).
Линейная модель наблюдаемого поля описывается выражением
2(!х !у)=х(!х,!у)+Н(!х,!у}q(!х,ly) (6) где Z(ix,iy)-m — мерный вектор наблюдаемого процесса;
H(lx,ly) т«п — мерная матрица измерений; х(!,,Iy) m — мерный вектор белого нормального шума наблюдения с заданной интенсивностью Вх(4,!у), некоррелированный с порождающим шумом w(ix,ly).
Все процессы (1)-(6) — центрированные.
На фиг. 1 показана блок-схема дискретного фильтра; на фиг, 2 — теоретическая зависимость отношения дисперсии ошибки фильтра Калмана к дисперсии ошибки предлагаемого дискретного фильтра от отношения сигнал/шум для скалярного случая при коэффициентах корреляции Fy =0,8 и Fx=0 8, .0,9, 0,99; на фиг. 3 — одна из реализаций
55 блока синхронизации; на фиг, 4 — блок-схема алгоритма работы оперативных запоминающих устройств; на фиг, 5 — блок-схема алгоритма работы блока синхронизации.
Дискретный фильтр содержит первый алгебраический сумматор 1 размерности mx х1, выход которого соединен с первым входом первого матричного умножителя 2, второй вход которого имеет размерность nxm.
Выход первого матричного умножителя 2 размерности п«1 соединен с первым входом второго алгебраического сумматора 3, выход которого соединен с первым входом размерности nxl первого блока 4 задержки на один дискрет по 4, Выход размерности пх
«1 первого блока задержки на один дискрет по lx 4 соединен с первым входом второго матричного умножителя 5, второй вход которого имеет размерность ва. Выход третьего матричного умножителя 6 размерности mx1 соединен с вторым входом первого алгебраического сумматора 1. Выход второго матричного умножителя 5 размерности пх1 соединен с первым входом третьего алгебраического сумматора 7 размерности пх1, выход которого соединен с вторым входом второго алгебраического сумматора 3 и с первым входом третьего матричного умножителя 6. Второй вход третьего матричного умножителя 6 имеет размер ность mx и. В ыход четвертого матричного умножителя 8 размерности пх1 соединен с вторым входом третьего алгебраического сумматора 7. Выход пятого матричного умножителя 9 размерности и х1 соединен с третьим входом третьего алгебраического сумматора 7. Вы ход второго блока 10 задержки на один дискрет по 4 соединен с первым входом размерности пх1 пятого матричного умножителя 9, второй вход которого имеет размерность и х и. Выход второго алгебраического сумматора 3 размерности пх1 соединен с первыми входами первого 11 и второго 12 оперативных запоминающих устройств, являющихся информационными входами, Выход первого оперативного запоминающего устройства 11 соединен с первым входом четвертого матричного умножителя
8 размерности пх1, второй вход которого имеет размерность пхп, и с первым входом второго блока 10 задержки на один дискрет по ix. Первый вход первого алгебраического сумматора 1 является входом информации (первый вход устройства), вход блока 13 син.хронизации является входом импульса "Начало обработки" (второй вход устройства).
Первый выход блока 13 синхронизации, являющийся одноразрядным двоичным числом, соединен с входом инвертора 14.
1679500
Второй выход блока 13 синхронизации, являющийся N-разрядным двоичным числом, соединен с первым входом первой схемы 15 сравнения, второй вход которой является входом установки N-разрядного двоичного числа, равного единице. Третий выход блока 13 синхронизации, являющийся M-разрядным двоичным числом, соединен с первыми входами второй 16 и третьей 17 схем сравнения и с вторыми входами оперативных запоминающих устройств 11 и 12.
Второй вход второй схемы 16 сравнения является входом установки M-разрядного двоичного числа, равного единице, а второй вход третьей схемы 17 сравнения является входом установки M-разрядного числа,равного 1».
Первый выход блока 13 синхронизации соединен с первым входом первого элемента И 18. Выход инвертора 14 соединен с первым входом второго элемента И 19, выход которого соединен с первым входом элемента ИЛИ 20, выход которого соединен с вторыми входами первого 4 и второго 10 блоков задержки на один дискрет по ix. Выход второй схемы 16 сравнения, являющийся одноразрядным двоичным числом, соединен с вторым входом элемента И 18, выход которого соединен с вторым входом элемента ИЛИ 20, Выход третьей схемы 17 сравнения, являющийся одноразрядным двоичным числом, соединен" с вторым входом второго элемента И 19. Выход первой схемы 15 сравнения, являющийся одноразрядным двоичным числом, соединен с первым входом мультиплексора 21 (вход
"Адрес" ), выход которого соединен с выходом первого оперативного запоминающего устройства 11. Первый выход блока 13 синхронизации соединен с третьим входом оперативного запоминающего устройства
11 (вход "Чтение-Запись" ).
Выход инвертора 14 соединен с третьим входом оперативного запоминающего устройства 12 (вход "Чтение-Запись" ) и с вторым входом мультиплексора 21 (вход установки третьего состояния). Выход второго оперативного запоминающего устройства
12 соединен с третьим входом (вход информации) мультиплексора 21, четвертый вход которого является входом установки нулевого вектора. Выход второго векторного алгебраического сумматора 3 соединен с первым входом ключа 22, выход которого является выходом устройства. Третий выход блока 13 синхронизации соединен с первым входом четвертой схемы 23 сравнения, выход которой, являющийся одноразрядным двоичным числом, соединен с вторым входом ключа 22. Второй вход схемы 23 сравнения является входом установки М-разрядного числа ix, Дискретный фильтр работает следующим образом
5 Оценивание случайного процесса про изводится по оси IV при lx=lxo. Так как процесс коррелирован не только по оси И, но и по оси IX, ортогонально оси И. то дополнительно определяются оценки по оси!Х для
10 области i»--1,Ч!», причем Ix> располагается по середине этой области. В соответствии с моделью измеряемого процесса (1) — (5) оценивание процесса по оси IX выполняется для нвчетных ly снизу вверх, а для четных iy
15 — сверху вниз последовательно для ly=-1, оо.
На выход устройства оценки поступают лишь при 4=I»<>. а остальные оценки используются по следующему алгоритму (описание приведено для нечетного столбца, для чет20 ного — все уравнения будут аналогичны (7)— (11) только в индексах -1 заменяется на +1).
Уравнение
v (lx,ly)=Z(lx,!у)-H(lx,ly)q(ix,ió/lx 1,1у), (7) определяет разность v (1,,!у) между текущим
25 значением наблюдаемого процесса Z(ix,iy) на входе дискретного фильтра и оценкой экстраполяции @4,iy/Ix 1,1y), выполненной на основании всех наблюдений, включая последнее Z(i»-1,1у), и приведенной к размер30 ности вектора наблюдения. Полученный
1(!»,iy)-пРоцесс УмножаетсЯ на коэффиЦиент
K(lx ly)=Pq(Ix iy)H (Ix,ly)(Pq(lx,1у}+В»(!», Iy)), (8) гДЕ Pq(ix, ió)=-P(lx, iy)Н 1(I», ly}+R(lx, ly) 12(lx, ly)+ N(ix, ly) е H3(i»,1у)+Вч(4,iy). (9)
35 Составляющие уравнения (9) связаны рекуррентными соотношениями
H1(4,1y)=G1(lx,ly)P (lx, ly)+F1(lx,ly)R (Ix,ly)+A1 (ix,Iy)N (Ix,!у), 40 H2(lx,iy)=G2(lx ly)P (Ix.ly)+F2(ix,!y)R (!»,1у)+А2 (Ix, Iy}N (!», ly), H3(lx iy)=G3(ix iy)P (ix,iy)+F3(ix,iy)R (ix 1у)+Аз (Ix ly)N (ix ly) где 61(1» ly)=Pq(lx 1,ly)(I Н (Ix 1,1у)К (lx 1,ly));
45 F1(ix,iy) = G2(lx ly) = A2(lx,ly)R (Ix 1,ly) (!+! (1,-1,ly)K (I.-1,ly));
А1(!»,ly) = G3(lx,ly) = 142(!»-1,ly) (l-H (Ix 1,ly) 4
"K (ix-1,1у));
Fz(ix,iy)=Pq(lx,1у-1)(I-H (Ix,ly 1)К (Ix,1у-1));
50 A2(lx,ly) = Н1(1»-1, ly 1)fl Н (!»-1,!у1)К (1х«1,ly 1)=FÇ(1»,ly);
A3(lx,ly) = Pq(lx-1,1у1) (I Í (lx-1,iy 1) К (I»-1,iy-1)).
Выражение (8) используется для вычис55 аения оценки фильтрации
qq {ix, ly/!», ly)=q{lx, Iу/!»-1, ly)+ K(lx,iy) 1(!», 1у): (1 0)
На основании полученной оценки
Qg(Ix, ly/lx,ly) и Яценок, найденных в пРедыдУщем столбце,цф(4+1, ly 1/Ix+1, 1у-1) и Qg(lx,ly
1679500
-1/Иу-1), вычисляется оценка экстраполяLlMl1 л
q(ix+1,iy)(lx.ly) = i (4+1,ty)qy(lx,iy/ix,iy) + R (I„+1 iy) (11) ()ф(4+1,ly-1 /4+1.ty ")+N(Ix+1,ly) qg(tx,ly
-1/i.,iy-1), которая вновь используется в уравнении (7), но уже для вычисления Г(4+1,ly). Далее алгоритм повторяется, Согласно (11) для вычисления оценок экстраполяции требуется знать оценки фильтрации, полученные в предыдущем столбце. Поэтому оценки (10) запоминаются и используются в столбце iy+1. Оценка
q$(ix,Ió/4,ly) при (Ix=txo) поступает на выход устройства, Дискретный фильтр (фиг. 1) реализует рассмотренный алгоритм (7) — (11), Одновременно с приходом первого значения Т(1,1) на вход блока 13 поступает импульс "Начало обработки", который является стартовым и может быть получен любым путем, лишь бы его фронт совпадал с моментом первого поступления входной информации. Задача блока 13 — сформировать управляющие воздействия для синхронизации работы всех узлов устройства, а именно — на втором выходе блока 13 вырабатывается N-разрядная двоичная величина Iy, на третьем выходе—
M-разрядная двоичная величина 4, причем в нечетных iy величина ix изменяется от 1 до
1х, а в четных iy — от 1> до i. Дополнительно младший разряд ly поступает на первый выход блока 13, определяя четность при равенстве "0" и нечетность при равенстве "1" значения ly, Одна из возможных схем реализации блока 13 приведена на фиг. 3.
В соответствии с уравнением (7) на второй вход первого алгебраического сумматора. 1 поступает оценка экстраполяции измеряемого процесса, вычисленная на основании предыдущих наблюдений. В первый момент, пока никакой априорной информации нет, эта оценка устанавливается равной нулевому вектору. Это выполняется установкой в нулевое состояние первого 4 и второго 10 блоков задержки сигналом начальной установки, поступающим с выхода элемента ИЛИ 20, Сигнал начальной установки вырабатывается также в любом нечетном Iy при 4=1 и в любом четном iy при 4=1х, что определяется уравнением (11), посредством которого вычисляется оценка экстраполяции в данных отсчетах.
Кроме того, в первом столбце требуются данные об оценках в нулевом столбце согласно (11), которые отсутствуют. Поэтому для правильной работы дискретного фильтра при iy=1 выход первой схемы 15 сравнения устанавливает адрес мультиплексора 21 так, что с его выхода снимается нулевой вектор размерности пх1. В общем случае оценка экстраполяции ц(4,ly/Ix 1,ly) выра5 батывается на выходе третьего алгебраического сумматора 7, причем на вторых входах матричных умножителей 5, 8 и 9 устанавливаются соответственно матрицы коэффициентов Р(4,ly),R(lx,ly),N(ix, ó) согласно (1 1), 10 В третьем умножителе 6 выполняется приведение размерности вектора измерения пх1 к размерности вектора наблюдения пи1 путем умножения на матрицу H(ix,ly), установленную на втором входе третьего
15 матричного умножителя 6. На втором входе первого матричного умножителя 2 устанавливается матрица коэффициентов, рекуррентно вычисляемая в соответствии с (8), (9), а нэ выходе второго алгебраического сумма20 тора 3 реализуется уравнение (10). Полученная оценка фильтрации «цф(4,ly/4 ló) запоминается в первом блоке 4 задержки на один дискрет по 4 и далее используется для формирования оценки экстраполяции в сле25 дующем отсчете ц(4+1,ly/4,ly). Кроме того, она поступает на первые информационные входы первого 11 и второго 12 оперативных запоминающих устройств и на первый вход ключа 22.
30 Оперативные запоминающие устройства 11 и 12 работают поочередно в режиме
"Запись" и в режиме "Чтение" с переходом в третье состояние по выходу в режиме "Запись". Управление режимами выполняется
35 первым выходом блока 13 так, что при значении "1" устанавливается режим "Запись-" в оперативное запоминающее устройство, а при значении "0" — режим "Чтение" из оперативного запоминающего устройства. Ис40 пользование инвертора 14 позволяет использовать оперативные запоминающие устройства (ОЗУ) 11 и 12 одновременно в противоположных режимах, т.е. когда ОЗУ
11 работает в режиме "Чтение", ОЗУ 12 по
45 тому же самому адресу работает в режиме
"Запись", и наоборот, когда ОЗУ 11 работает в режиме "Запись", ОЗУ 12 по тому же самому адресу работает в режиме "Чтение".
Таким образом, в нечетных iy npoucxo50 лит заполнение оценками фильтрации фф(4,!у/4,!у) по адресу 4, установленному третьим выходом блока 13 ОЗУ 11, и с ем по тому же адресу оценок фильтрации qy(lx,ly1/4,ly 1), запомненных в предыдущем ly 1
55 столбце во втором ОЗУ 12. В четных ló режим работы ОЗУ 11 и 12 меняется на противоположный. Такая структура алгоритма работы ОЗУ 11 и 12 (фиг. 4) позволяет реализовать на выходе третьего алгебраического сумматора 7 уравнение (11). При 4-4o
1679500
5
20
40 л оценка фильтрации цф(4,iy/ix,iy) через ключ
22 поступает на выход устройства, Блоки14 — 23 выполняют вспомогательные функции по управлению и синхронизации основных узлов устройства, Инвертор
14 выполняет инвертирование младшего разряда N-разрядного iy (iy ) для установки .! в противоположные режимы работы по одинаковым адресам ОЗУ 11 и 12, т.е. в режимы, когда во время работы ОЗУ 11 в режиме
"Запись", ОЗУ 12 работает в режиме "Чтение", и наоборот. Управление режимами работы в современных ОЗУ, например 132
РУ4, выполняется потенциалом, для чего в данном случае используется младший разряд ly.
Кроме того, выход инвертора 14 выполняет перевод в третье состояние выхода мультиплексора 21 в режиме "Запись" ОЗУ
12, т.е. по единице нэ выходе инвертора 14.
Это сделано для того, чтобы не сбивать информацию на выходе блока 10 задержки и умножителя 8, когда ОЗУ 11 работает в режиме "Чтение" (в этот же момент ОЗУ 12 находится в режиме "Запись" по тому же адресу). При значении "0" нэ выходе инвертора 14 ОЗУ 12 переходит в режим "Чтение", а с мультиплексора 21 начинает сниматься информация по установленному адресному входу.
По алгоритму работы устройства при
iy=1 полезная информация о сигнале на пре цыдущем столбце 1 тсутствует, т,е, оценки ф(4+1,0 4+1,0) и цф (ix О/1,О), в уравнении ДЛЯ 5(ix+1,iy/4,!у) УстдндвливдютсЯ равными нулю при iy=1. Поэтому при iy=1 на первые входы умножителя 8 и рлокэ 10 задержки должны поступать с ОЗУ 12 нулевые значения в соответствующих адресах па ix.
Для обеспечения таких условий использован двухадресный мультиплексор 21 (первый адрес "0", второй -"1"). Установка адреса мультиплексора 21 выполняется схемой 15 сравнения, у которой на один вход подается разрядное текущее число iy, а на второй вход константа Я Д, На выходе схемы 15 сравнения получаетйя одноразрядное двоичное число "1" при iy=1 и "0" при iy 1.
Если выход схемы 15 сравнения равен
"1", то считывание происходит по второму адресу мультиплексора 21 (его информационный вход обозначен стрелкой на фиг. 1).
На информационном входе по этому адресу устанавливаются. как начальное состояние все нули и они используются при ly=1. Далее при Iy >1 выход схемы 15 сравнения всегда находится в состоянии нуля и считывание с выхода мультиплексора 21 происходит по первому адресу, для которого информационным входом является выход ОЗУ 12. Адреса ОЗУ 11 и 12 выставляются текущим
М-разрядным знэ !ениным Ix.
Схемы 16 и 17 сравнения, элементь! И
18 и 19 и элемент ИЛИ 20 используются для обнуления блоков 4 и 10 задержки в моменты перехода на следующий столбец, Эти переходы происходят в четном ly при IX=IX, а в нечетных Iy при 4=1. Схемы 16 и 17 сравнения дают логическую "1" на выходах соответственно при 4=1 и 4=-4, Далее на выходах элементов И 18 и 19 происходит выделение переходов уже с учетом четности или нечетности ly. на выходе элемента И 18 выделяется сигнал при 4=1 и ly — нечетное, на выходе элемента И 19 при Ix=1x, 1у— четное, элемент ИЛИ 20 делает сборку этих сигналов по ИЛИ и далее полученный сигнал используется для обнуления блоков 4 и
10 памяти.
Ключ 22 и схема 23 сравнения используются для выделения обработанного измеряемого процесса по заданному 4. Нэ один из выходов схемы 23 сравнения подается в двоичном виде M-разрядное ixo, а на второй вход — текущее !х. При совпадении 4=4д нд выходе схемы 23 сравнения вырабатывается логическая единица, которая открывает ключ 22 и разрешает выдать оценку фильгРЭЦИИ С!ф(4о,ly/Ixo,ly) На ВЫХаД уСТрайСТВа. В качестве ключа можно использовать мультиплексор, аналогичный 21.
Одна иэ возможных схем блока 13 синхронизации приведена на фиг. 3. Импульс
"Начало обработки" поступает нэ S-вход триггера 24 — инверсия опущена. и переводит триггер в состояние ".1". Генератор прямоугольных импульсов непрерывно вырабатывает такты с известной частотой поступления входного сигнала Z(lx,iy) каторые синхронизируются с тактами поступления информации импульсом "Начало обработки", поступающим нэ установочный (синхрониэирующий) вход генератора. После установки триггера 24 в единичное состояние импульсы с генератора 25 проходят на выход схемы И 26 и далее используются для формирования выходных тактов блока
13 ix, iy. Одновременно импульс "Начало обработки" поступает на счетчик 27 и устанавливает его N-разрядный выход в состояние
"1" 0..1 При этом с выходов схем И 28.
29 сиг ал поступает на входы счетчика 30.
Младший разряд счетчика 27 определяет прямое или обратное направление счета тактов по оси ix в счетчике 30. Так, в нечетных iy — младший разряд счетчика 27 равен
"1" и счет в 30 идет в прямом направлении от 1 до1х. (такты поступают на вход +1 счетчика 30), а в четных iy, когда младший разряд счетчика 27 равен "0", — в обратном
1679500 направлении от 1„до 1 (такты поступают на вход -1 счетчика 30). В состав блока 13 входят схемы И 31, 32, логический элемент 33, схема И 34, дешифратор 35. Выход счетчика
30 определяет М-разрядные такты lx на выходе блока 13 синхронизации, Кроме того, этот выход используется для формирования счетного импульса в счетчике 27 (по оси,ly).
Для этого использованы дешифратор 36 на
M-разрядное число 1> и дешифратор 37 на единицу. Выходы дешифраторов соединены с входом логического элемента 33, на другие входы которого поступают прямое и инверсное значения младшего разряда счетчика
27. На выходе логического элемента 33 формируется счетный импульс, если 4=1х, ly =1
1 или если 4=1, Iy =О, который по такту гене1 ратора 25 переводит значение выходов счетчика 27 в следующее положение. При этом состояние младшего разряда счетчика
27 меняется на противоположное, совпадение на выходе логического элемента 33, исчезает, а счетчик 30 начинает вырабатывать такты в обратном направлении. Количество тактов по оси iy ограничено разрядностью N (максимальной длиной обрабатываемого процесса, возможна реализация кольцевого счетчика по оси iy) и при переполнении счетчика 27 дешифратор 35 обнуляет триггер 24 и подготавливает схему блока 13 синхронизации (фиг, 3) к приему следующей последовательности.
В скалярном случае, когда матрицы коэффициентов измеряемого процесса принимали соответственно вид
P(lx,ly)=Ox,R(lx,iy)=©y,N(ix,iy)=-&x,©y, сравнивались дисперсии ошибок фильтрации
Формула изобретения
Дискретный фильтр, содержащий последовательно соединенные первый алгебраический сумматор, первый вход которого является первым входом фильтра, первый матричный умножитель, второй алгебраический сумматор, первый блок задержки, второй матричный умножитель, а таКже содержащий третий матричный умножитель, выход которого соединен с вторым входом первого алгебраического сумматора, первый вход третьего умножителя ссн10
45 тий выход блока синхронизации соединен с
55 соединен с входом "Запись-чтение" второго. оперативного запоминающего устройства, с
30 динен с вторым входом второго алгебраического сумматора, вторые входы первого, второго и третьего матричных умножителей являются входами установки матриц коэффициентов фильтра, второй вход первого блока задержки является входом начальной установки фильтра, отличающийся тем, что, с целью повышения точности оценки, введены третий алгебраический сумматор, четвертый и пятый матричные умножители, второй блок задержки, блок синхронизации, первое и второе оперативные запоминающие устройства, мультиплексор, первая — четвертая схемы сравнения, инвертор, первый и второй элементы И, элемент ИЛИ, ключ, причем выход второго алгебраического сумматора соединен с информационными входами первого и второго опе рати вн ых за поми нающих устройств и с информационным входом ключа, выход которого является выходом фильтра, выход второго матричного умножителя соединен с первым входом третьего алгебраического сумматора, выход которого соединен с вторым входом второго алгебраического сумматора, выход четвертого матричного умножителя соединен с вторым входом третьего алгебраического сумматора, первый выход блока синхронизации, вход которого является входом "Начало обработки" фильтра, соединен с первым входом первого элемента И и с входом инвертора, второй выход блока синхронизации — с первым входом первой схемы сравнения, выход которой соединен с адресным входом мультиплексора, выход которого соединен с выходом первого оперативного запоминающего устройства, с первым входом четвертого матричного умножителя и с информационным входом второго блока задержки, выход которого соединен с первым входом пятого матричного умножителя, выход которого соединен с третьим входом третьего алгебраического сумматора, трепервыми входами второй и третьей схем сравнения, с адресными входами первого и второго оперативных запоминающих устройств и с первым входом четвертой схемы сравнения, выход которой соединен с управляющим входом ключа, первый выход блока синхронизации соединен с входом
"Запись-чтение" первого оперативного запоминающего устройства, выход инвертора управляющим входом мультиплексора и с первым входом второго элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с уп14
1679500 с(ш уб ф 2 э
Ночал ОфЮЕР равляющими входами первого и второго блоков задержки, выход второй схемы срав,нения соединен с вторым входом первого элемента И, выход которого соединен с вто- рым входом элемента ИЛИ, выход третьей 5 схемы сравнения — с вторым входом второго элемента И, выход второго оперативного запоминающего устройства — с первым информационным входом мультиплексора, второй информационный вход которого является входом установки нуля, вторые входы всех схем сравнения являются входами установки чисел фильтра, вторые входы четвертого и пятого матричных умножителей являются входами установки матриц коэффициентов фильтра.
1б79500
Фиа5
Составитель В. Пилишкин
Редактор А. Шандор Техред M.Ìîðãåíòàë Корректор Н. Король
Заказ 3215 Тираж 385 Подписное
ВНИИПИ, Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35. Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101
