Устройство автоматического поиска каналов радиосвязи

 

Изобретение относится к радиотехнике и может быть использовано для помехоустойчивого приема радиосигналов радиоприемниками различного назначения. Цель изобретеяия - повышение помехозащищенности . Устройство автоматического поиска каналов радиосвязи содержит приемник 1, коммутатор 2 частот, цифровой преобразователь 3 уровня помехи, дешифратор 4, первый блок 5 элементов И, первый блок 6 RS-триггеров, элемент 7 задержки, RS-триггер 8, первый элемент ИЛИ 9, третий блок 10 элементов И, второй блок 11 RS-триггеров , второй элемент ИЛИ 12, регистр 13, . сдвига, третий элемент ИЛИ 14. второй блок 15 элементов И, шифратор 16, первый блок 17 D-триггеров, четвертый блок 18 элементов И, пятый блок 19 элементов И, блок 20 элементов ИЛИ, четвертый элемент ИЛИ 21 и второй блок 22 D-триггеров. Устройство обеспечивает постоянный поиск и хранение номеров частот в двоичном коде оптимального и второго по уровню помех каналов. 1 ил. сл с о 00 W 00 Ю

союз совегских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) ((1) (s))s Н 04 В 1/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4697819/09 (22) 31.05.89 (46) 30.09.91; Бюл. N. 36 (72) В.B. Федоренко и П,Л, Пынько

° (53) 621.396.6(088.8) (56) Авторское свидетельство СССР

М 780800, кл, Н 04 В 1/10, 1979. (54) УСТРОЙСТВО АВТОМАТИЧЕСКОГО

ПОИСКА КАНАЛОВ РАДИОСВЯЗИ (57) Изобретение относится к радиотехнике и может быть использовано для помехоустойчивого приема радиосигналов радиоприемниками различного назначения. Цель изобретения — повышение помехозащищенности. Устройство автоматического поиска каналов радиосвязи содержит приемник 1, коммутатор 2 частот, цифровой преобразователь 3 уровня помехи, дешифратор 4, первый блок 5 элементов И, первый блок 6

RS-триггеров, элемент 7 задержки, RS- p rгер 8, первый элемент ИЛИ 9, третий блок

10 элементов И, второй блок 11 RS-триггеров, второй элемент ИЛИ 12, регистр 13,, сдвига, третий элемент ИЛИ 14, второй блок

15 элементов И, шифратор 16, первый блок

17 D-триггеров, четвертый блок 18 элементов И, пятый блок 19 элементов И, блок 20 элементов ИЛИ, четвертый элемент ИЛИ 21 и второй блок 22 D-триггеров. Устройство обеспечивает постоянный поиск и хранение номеров час от в двоичном коде оптимального и второго по уровню помех каналов. 1 ил.

1681389

20

40

Изобретение относится к радиотехнике и может быть использовано для помехоустойчивого приема радиосигналов радиоприемниками различного назначения, Цель изобретения — повышение помехозащищенности.

На чертеже представлена структурная электрическая схема устройства автоматического поиска каналов радиосвязи, Устройство автоматического поиска каналов радиосвязи содержит приемник 1, коммутатор 2 частот, цифровой преобразователь 3 уровня помех, дешифратор 4, первый блок 5 элементов И, первый блок 6

RS-триггеров, элемент 7 задержки, RS-триггер 8, первый элемент ИЛИ 9, третий блок

10 элементов И, второй блок 11 RS-триггеров, второй элемент ИЛИ 12, регистр 13 сдвига, третий элемент ИЛИ 14, второй блок

15 элементов И, шифратор 16, первый блок

17 D-триггеров, четвертый блок 18 элементов И, пятый блок 19 элементов И, блок 20 элементов ИЛИ, четвертый элемент ИЛИ 21 и второй блок 22 D-триггеров.

Устройство работает следующим образом, Приемник 1 последовательно настраивается на N каналов в соответствии с частотами, поступающими из коммутатора 2 частот, после того как на его вход подается команда "Пуск", которая, помимо запуска коммутатора 2 частот, устанавливает в начальное состояние регистр 13 сдвига и блоки 6, 11 RS-триггеров. Помеха с выхода приемника 1 поступает на цифровой преобразователь 3. на сигнальных выходах которого в двоичном коде отображается информация об уровне помех на анализируемой частоте, а с управляющего выхода цифрового преобразователя 3 поступает импульс в начале анализа каждой из N частот. Дешифратор 4 формирует на своем выходе сигнал, количество единиц в котором говорит об уровне помех на анализируемой частоте. Первый блок 5 элементов И состоит из элементов И, количество которых равно количеству выходов дешифратора 4. Каждый из элементов И имеет три входа.

Выходы каждого из элементов И первого блока 5 соединены с R-входами соответствующих триггеров первого блока 6, S-входы триггеров соединены с входом

"Пуск", сигнал с которого устанавливает их в начальное состояние логической "1", Таким образом, в триггерах первого блока 6

RS-триггеров постоянно хранится информация об уровне помехи на лучшей частоте.

Если в результате сравнения уровень помехи (число "1" на выходе дешифратора 4) окажется ниже уровня помех, записанного в первом блоке 6 RS-триггеров, то откроются элементы И, число которых равно разности уровня помехи, записанного в первом блоке

6 RS-триггеров, и уровня помехи анализируемого канала, с выходов которых информация подается на первый элемент ИЛИ 9 и на входы соответствующих триггеров первого блока 6, которые переключаются в состояние логического "0" и своими выходными сигналами, поданными на первые входы элементов И первого блока 5, закрывают их, Так что если уровень помехи на анализируемой частоте оказался ниже, чем записанный в первом блоке 6 RS- ðèããåðoB, то на выходе первого элемента ИЛИ первого блока 5 появится логическая "1", которая через третий элемент ИЛИ 14 поступает на управляющий вход второго блока 15 элементов И, сигнальные входы которого подключены к выходам триггеров регистра 13 сдвига. Регистр 13 сдвига устанавливается в начальное состояние подачей логической "1" с входа "Пуск" устройства, которая затем продвигается с управляющего выхода цифрового преобразователя 3, В произвольный момент времени логическая "1" находится в одном из триггеров, номер которого соответствует номеру анализируемого канала.

Таким образом, при поступлении сигнала логической "1" с выхода третьего элемента

ИЛИ 14 на вторые входы второго блока 15 элементов И на один из входов, соответствующий номеру анализируемого канала, шифратора 16 с регистра 13 сдвига поступит сигнал логической "1", и на выходе шифратора 16 номер канала отобразится в двоичном коде. Третий блок 10 элементов И отличается от первого блока 5 элементов

И тем, что здесь используются четырехвходовые элементы И, третьи входы которых подключены к управляющему выходу цифрового преобразователя 3 через элемент 7 задержки на время (з(Ттр< 3<Т), где Т вЂ” время, через которое осуществляется переключение частот, Т р — время срабатывания

RS-триггера 8.

С началом анализа каждой частоты RSтриггер 8 устанавливается в состояние логического "0" управляющим сигналом с цифрового преобразователя 3. Если уро вень помехи на анализируемой частоте окажется меньше, чем записанной в первом блоке б RS-триггеров, то уровень помехи анализируемой частоты записывается в первый блок 6 RS-триггеров, сигнал логической "1" с выхода первого элемента ИЛИ 9 переключает RS-триггер 8 в состояние "1", а логический "0"с его инверсного выхода закрывает третий блок 10 элементов И, и сравнения уровня помехи анализируемой

1681:<89 частоты с уровнем, записанным во втором блоке 11 RS-триггеров, не произойдет.

Если же уровень помехи на анализируемой частоте окажется выше, чем уровень. записанный в первом блоке 6 RS-триггеров. 5 то через время тз управляющий сигнал будет подан на второй управляющий вход третьего блока 10 элементов И, и уровень помехи на анализируемой частоте будет сравниваться с уровнем, записанным во втором 10 блоке 11 RS-триггеров. Работа второго блока 11 RS-триггеров и второго элемента ИЛИ

12 идентична пеовому блоку 6 RS-триггеров и первому элементу ИЛИ 9. Задача RS-триггера 8 — не допуст ",-:ü записи уровня помехи 15 на анализируемой частоте больше, чем в один блок триггеров.

Запись номеров двух лучших частот двоичным кодом в блоки 17 и 22 D-триггеров осуществляется по управляющим ко- ?О мандам с выходов первого и второго элементов ИЛИ 9 и 12.

Сигнал логической "1" с выхода элемента ИЛИ 9 поступает на С-входы блока 17

D-триггеров, открывает пятый блок 19 зле- 25 ментов И и через элемент ИЛИ 21 поступает на С-входы второго блока 22 D-триггеров, Номер лучшего канала в двоичном коде с выхода шифратора 16 записывается в первый блок 17 0-триггеров, а номер канала, до 30 этого находившийся в первом блоке 17. через пятый блок 19 элементов И, блок 20 элементов ИЛИ записывается во второй блок 22 D-триггеров, Сигнал логической "1" с выхода второго 35 элемента ИЛИ 12 открывает четвертый блок

18 элементов И и через элемент ИЛИ 21 поступает на С-входы второго блока 22 Dтриггеров. Номер второго по качеству канала с выхода шифратора 16 через четвертый 40 блок 18 элементов И, блок 20 элементов

ИЛИ записывается во второй блок 22 0триггеров.

Таким образом, устройство обеспечивает постоянный поиск и хранение номеров 45 частот в двоичном коде оптимального и второго по качеству каналов.

Формула изобретения

Устройство автоматического поиска каналов радиосвязи, содержащее соединен- 50 ные последовательно коммутатор частот, вход которого является входом "Пуск" устройства, приемник, сигнальный вход которого является входом устройства, цифровой преобразователь уровня помех, дешифра-. 55 тор, первый блок элементов И, другие входы которого соединены между собой и с управляющим выходом цифрового преобразователя уровня помех, и первый элемент ИЛИ, д первый блок RS-триггеров, S-входы которого соединены между собой и с входом

"Пуск" устройства, а R-входы и выходы которого соединены соответственно с выходами и с третьими входал и первого блока элементов И, соединенные последовательно регистр сдвига, вход начальной установки которого соединен с входом Пуск" устройства, а тактовый вход которого соединен с управляющим выходом цифрового преобразователя уровня помех, второй блок элементов И, шифратор и первый блок D-триггеров, С-входы которого соединены между собой и с выходом первою элемента ИЛИ, второй блок D-трип еров, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности, в него введены соединенные последовательно третий блок элементов И, первые инверсные входы которого соединены с выходами дешифратора, второй элемент ИЛИ и третий элемент ИЛИ, выход и другой вход которого соединены соответственно с соединенными между собой другими входами второго блока элементов И и с выходом первого элемента ИЛИ, второй блок RS-триггеров, S-входы которого соединены между собой и с входом "Пуск" устройства, à R-t3xoды и выходы которого соединены соответственно с выходами и с вторыми входами третьего блока элементов И, элемент задер..ки, вход и выход которого соединены соответственно с управляющим выходом цифрового преобразователя уровня помех и с соединенными между собой третьими входами третьего блока элементов И, RS-триггер, R- u S-входы которого соединены соответственно с управлягош. м выходом цифрового преобразователя уровня помех и с выходом первого элемента ИЛИ, а инверсный выход RS-триггера соединен с соединенными между собой четвертыми входами третьего блока элементов И, соединенные последовательно четвертый блок элементов

И, первые входы KQTopofo соединены с выходами шифратора, а вторые входы которого соединены между собой и с выходом второго элемента ИЛИ, и блок элементов

ИЛИ, pûõñäû которого соединены с 0-входами второго блока Э-триггеров, пятый блок элементов И, первые входы и выходы которого соединены ссответственно с выходами первого блока 0-триггеров и с другими входами блока элементов.ИЛИ, а вторые входы пятого блока элементов И соединены между собой и с выходом первого элемента ИЛИ, четвертый элемент ИЛИ, первый и второй входы которого соединены соответственно с выходами первого и второго элементов

ИЛИ, а выход четвертого элемента ИЛИ соединен с соединенными между собой С-входами второго блока D-триггеров,