Линейный интерполятор

 

Изобретение относится к средствам обработки и передачи сигналов там, где требуется линейное интерполирование сигналов при повышенном быстродействии или при работе в реальном масштабе времени, например телеметрии, в автоматике, связи и т.д. Интерполятор состоит из регистра сдвига , группы сумматоров, элементов управления и коммутатора. Регистр сдвига и сумматоры реализуют параллельный процесс интерполяции линейного отрезка, заданного конечными значениями, обеспечивая высокую точность и быстродействие выполняемых вычислительных операций в интерполяторе. Интерполятору не требуется дополнительных данных о входном сигнале, кроме последовательных значений интерполируемого процесса, что допускает каскадное соединение предлагаемых линейных интерполяторов, что, в свою очередь,расширяет область применения интерполятора . 1 з.п.ф-лы, 5ил., 1 табл. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4677695/24 (22) 11.04,89 (46) 23,10.91. Бюл. М 39 (71) Научно-исследовательский институт прикладной математики и кибернетики при

Н ижегородском государственном университете им, Н.И.Лобачевского (72) Ю.Г.Васин и А.Ф.Смирнов (53) 621.603.5(088.8) (56) Авторское свидетельство СССР

М 551610, кл. G 05 В 19/18, G 06 С 7/30, 1976.

Ивахненко А.Г. и Лана В.Г. Предсказание случайных процессов. — Киев: Наукова думка, 1971, с. 51, рис, 18. (54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к средствам обработки и передачи сигналов там, где требуется линейное интерполирование сигналов

Изобретение относится к средствам обработки и передачи сигналов там, где требуется линейное интерполирование сигналов при повышенном быстродействии или при работе в реальном масштабе времени, например телеметрии, в автоматике, связи и тд

Цель изобретения — повышение точности процесса интерполяции и расширение области применения.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — структурная схема блока управления; на фиг. 3 — временная диаграмма работы интерполятора; на фиг. 4 — схема регистра сдвига; на фиг, 5- график, поясняющий интерполяции в устройстве, „„ЯХ „„1686408 А1 (я) s 6 05 В 19/415, G 06 F 15/353 при повышенном быстродействии или при работе в реальном масштабе времени, например телеметрии, в автоматике, связи и т,д. Интерполятор состоит из регистра сдвига, группы сумматоров, элементов управления и коммутатора, Регистр сдвига и сумматоры реализуют параллельный процесс интерполяции линейного отрезка, заданного конечными значениями, обеспечивая высокую точность и быстродействие выполняемых вычислительных операций в интерполяторе. Интерполятору не требуется дополнительных данных о входном сигнале, кроме последовательных значений интерполируемого процесса, что допускает каскадное соединение предлагаемых линейных интерполяторов, что, в свою очередь, расширяет область применения интерполятора, 1 з.п.ф-лы, 5ил., 1 табл. где A> — отсчеты входного процесса; А —

I интерполированные значения процесса.

Устройство (фиг. 1) содержит регистр 1 сдвига, сумматоры 2 — 8, коммутатор 9, дешифраторы 10 и 11, блок 12 управления, тактовый генератор 13 и двоичный счетчик

14, Первым, вторым и третьим входами устройства являются первый, второй информационные входы и вход управления записью регистра 1 сдвига. Выход коммутатора 9, выход дешифратора 10 и второй выход блока 12 управления являются соответственно первым, вторым и третьим выходами устройства.

Блок 12 управления (фиг. 2) содержит сумматор 15, буферный регистр 16, элемент

17 задержки, триггер 18, элемент И 19. Пер1686408 и установить выходной код комбинированного сумматора 2 (фиг. 1). Сигнал сопровождения инициирует также появление сигнала через время t на выходе блока 12 управления, по этому сигналу заносится значение кода с выхода дешифратора 11 (число требуемых интерполированных значений) в двоичный счетчик 14. К этому времени выполнены все подготовительные операции в устройстве, а также закончен процесс интерполяции семи значений процесса, принадлежащих интерполируемой прямой (выходы сумматоров 2-8). Требуется только выбрать необходимые значения, передать их на выход, что выполняется с помощью коммутатора 9, В блоке 12 управления формируется необходимый адрес для коммутаторэ 9 (первый выход блока 12 управления) и импульс сопровождения на выход(второй выход блока 12 управления).

Дешифратор 10 формирует на своем ! выходе значение параметра R m, предназначенное для передачи на выход устройства, и сохраняющее постоянное значение на время всего текущего цикла интерполяции. !

Каждое значение отсчета А m, поступающее на выход устройства, сопровождается значением параметра R . Дешифратор 10 формирует значение параметра R п1 по следующему правилу. Если значение параметра Rm, поступившее на входдешифратора 10, больше трех, то на выход дешифратора 10 поступает значение параметра Rm, уменьшенное на три. Иначе, если значение параметра меньше или равно трем, на выходе дешифратора 10 устанавливается нулевое значение (R m = О).

На каждом интервале интерполяции устройство передает на выход К значений процесса, включая начальную точку интервала.

Конечная точка интервала передается на выход в следующем цикле интерполяции, в качестве начальной точки следующего интервала и т.д. Причем значение К определяется выражением

2Rm где К вЂ” число значений отсчетов процесса, передаваемых на выход устройства;

Rm — значение параметра Rm входного отсчета Am, участвующего в процессе интерполяции.

Значение величины К формируется дешифратором 11 по значению параметра Rm, поступающему ему на вход. Код числа К формируется так, как указано в таблице.

Кроме того, в таблице приведены коды R m и Л1, соответствующие параметру Rm, где ответствующего ему значения параметра

40 я, Процесс интерполяции в устройстве выполняется следующим образом. Любое ик,р терполированное значение А в устройстве равно среднему арифметическому конечных

45 значений отрезка интерполяции, т.е. при поступлении на вход устройства очередного отсчета Am (записи его в регистр 1 сдвига), значения отсчетов Am и Аы поступают на вход сумматора 2, который вычисляет сумму

50 двух этих отсчетов. Эта сумма, деленная на две — интерполированное значение А п1,и является центром отрезка, соединяющего отсчеты А m u Am-I. Далее сумматор 3, ис1 пользуя отсчеты А и Am-1, вычисляет зна55 чение отсчета А m, который является центром отрезка, соединяющего отсчеты

А в и Am->. Сумматор 5 вычисляет значение

А и т.д. Следовательно, через определенное время после начала текущего цикла ин10

/ j

R — значение параметра, производное от

Rm и передаваемое ка выход устройства (выход дешифратора 10); Л1 — шаг приращения кода адреса на управляющем входе коммутатора 9, Из таблицы видно, что коды чисел К и

Л являются зеркальным отображением друг друга, т,е, для формирования этих кодов достаточно одного дешифратора (дешифратор 11), а требуемые значения получаются соответствующей перекоммутацией разрядов выходного кода дешифратора 11.

Значение кода Л t поступает на блок 12 управления, где используется для формирования последовательности адресов, которая используется коммутатором 9.

Значение кода Л! имеет постоянное значение во время всего текущего цикла интерполяции.

Значение числа К с выхода дешифратора t1 (при соответствующей коммутации разрядов выходного кода) заносится в двоичный счетчик 14. Каждая передача данных на выход устройства (A è R m) сопровождается вычитанием единицы из кода, установленного в двоичном счетчике 14. При достижении счетчиком 14 нулевого значения на его выходе формируется сигнал "Конец счета". Этот сигнал поступает на блок

12 управления (на триггер 18, фиг. 2) и выключает его. На этом заканчивается теку-, щий цикл интерполяции в устройстве.

Работа устройства состоит из последовательности повторяющихся циклов иктерполяции. Начало очередного цикла интерполяции инициируется поступлением текущего отсчета входных данных Am и со1 терполяции на входах кам: ьутатора 9 будут установлены все необходимые зн ьч ния кодов; значение начала отрезка интерполяции

А» ь и семь интерполированных значений

А», которые гарантированна принадлежат интерполирующей прямой, соединяющей отсчеты Amu Am-1, Б начале ecefpà на вход устройства передается значение отсчета

А»-л — начало отрезка интерполяции. Затем, в зависимости от кода параметра Rm, с шагом Л! (см. таблицу) передаются значения интерполированнсга процесса. Причем каждое значение, которое передается на выход устройства, сопровождается кодом параметра R», Если R» равно нулю, то проI цесс интерполяции выполнять не требуется и на выход передается только значение Am-<. На фиг. 5 приведен случай, когда значения

R» = 2 и на выход устройства передаются значения: Am-л — началс отрезка интерпаля-з ции; А m, А m, А — интерполированные значения, т,е. всего четыре Отсчета данных. ,Цля хранения значения Rm достаточно одного регMGTp3, p fff хранения GTc4PTB А» требуется N регистров (где Н равно разрядности отсчета А ).

В качестве дешифратарав 10 и 11 лучше всего использовать микросхемы ПЗУ. Причем в качестве адреса исп<иьз ется код Rm„ а требуемое значение (К или R mj снимается с выхода ПЗУ. Предварительна в соответствии с таблицей выполняется кодировка микросхемы ПЗУ.

Увеличение информативной емкости регистра, введение дополнительных элементов с указанными связями в дополнения к элементам и связям, ьльлекнцимся в известном устройстве, обеспечивает повышение точности процесса инт-::.рпаляции и допускает каскадное включение предлагаемых интерполяторов, без дополнительных элементов и при сохранении быстродействия, что расширяет фугп<цианальные вазможности интерполятора. Повышение тОЧНОСтИ ДОСтИГаЕтСЯ тЕМ, ITO УВЕЛИЧЕНИЕ информативной ем,<ас--и регистра и введение дополнительных сумматоров с указанными соединениями, сводит аперациьо интерполяции к нахождению среднего арифметического двух Отсчетов (т.е. выполняется операция усреднения), а как известно, — зта более помехоустойчивая и точная операция, чем получение тсга же результата путем цепного суммьлрсвания малых слагаемых(чта применяет=я в известном устрайс.ве).

Расширение Области Г римеььения (воэможность каскадного caàäêHeíèë) интерпо" лятара обеспечивается тем, что процесс интерполяции сводится х Операции нахах<ь

ЗО

50 дения среднего арифметического, т.е, известны координаты концов интерполируемого отрезка, что в свою очередь однозначно определяет положение интерпалируемай прямой и не требуется в прямом виде знать тангенс наклона интерполируемой прямой, тем более передавать его на выход в случае необходимости. Кроме того, дешифратор 10 формирует и передает на выход параметр

Ri производной от входного параметра Rm.

А это обозначает следующее. Если требуется интерполировать Р = 2 значений между входными отсчетами А» и Аэ-1, то входной интерполятор вычислит Т = 2 интерполированных значений А», при этом каждое знаi с ь ь чение А» имеет параметр Rm = Rm-э.

Следующий интерполятар вычислит между и: терполированными значениями А» и

1-1

А» еще Т = 2 значений и т.д. На выходе э последнего интерполятора будут значения

-1 -Г

Amm, К . =- О.

Таким образом, линейный интерполятор обеспечивает выполнение процесса интерполяции в реальном масштабе времени с высокой точностью и повышенной помехоустойчивостью. Г!ри этом не требуется знание наклона интерполирующей прямой и интервала интерполяции и интерполятор может быть использован в телеметрии, в связи, автоматике и др.

Формула изобретения

1. Линейный интерполятар, содержаьций тактовый генератор, двоичный счетчик, счетный вход которого подключен к выходу тактового генератора, регистр, первый сумматор, первый вход которого соединен с первым выходом регистра, первый информационный вход регистра является первым информационным входам интерпалятара, о т л и ч à ю шийся тем, что с целью повышения точности процесса интерполяции и расширения области применения. в нега введены шесть су матаров, коммутатор, два дешифратара, блок управления, первый вход второго сумматора соединен с первым входом третьего сумматора и подключен к первому выходу регистра, второй выход регистра подключен к второму входу первого сумматора, первому входу третьего сумматора, первому входу четвертого сумматора и первому информационному входу коммутатора, выход второго сумматора подключен к второму входу третьего сумматора и первому входу пятого сумматора, выход третьего сумматора подключен к второму входу четвертага сумматора и первому входу шестого сумматора, вторые входы втароfo, третьего, пятога и шестого сумматоров подключены к выходу первого сумматора, информационные входы коммутатора, с вта1686408

Фиг.1 рого по восьмой, подключены соответственно к выходам четвертого, третьего, шестого, первого, .пятого, второго и третьего сумматоров, третий выход регистра подключен к входам первого и второго дешифраторов, выход первого дешифратора соединен с входом записи двоичного счетчика и первым входом блока управления, второй, третий и четвертый входы блока управления соединены соответственно с выходом тактового генератора, выходом двоичного счетчика и с управляющим входом регистра, первый, второй и третий выходы блока управления подключены соответственно к адресному входу коммутатора, входам записи и сброса двоичного счетчика, второй информационных вход регистра и управляющий вход записью регистра являются соответственно вторым информационным и управляющим входами интерполятора, первым, вторым и третьим выходами интерполятора являются соответственно выход коммутатоt ра, выход второго дешифратора и второй выход блока управления.

2. Интерполятор по и. 1, о т л и ч а юшийся тем, что блок управления содержит

5 сумматор. буферный регистр, элемент задержки, триггер, элемент И, выход сумматора подключен к информационному входу регистра, выход которого соединен с первым входом сумматора, вход "Сброс" реги10 стра через элемент задержки подключен к входу "Установка" триггера, прямой выход триггера подключен к первому входу элемента И, выход элемента И соединен с управляющим входом "Запись" регистра, 15 первым, вторым, третьим и четвертым входами блока управления являются соответственно второй вход сумматора, второй вход элемента И, вход "Сброс" триггера и вход элемента задержки, соответственно пер20 вым, вторым и третьим выходами блока управления являются выход сумматора, выход элемента И и выход элемента задержки.

1686408

1686408

Ат Мщ-7

8 x.t spy g иначе нога пра8

30 7@Я "

Составитель И. Швец

Редактор Н. Лазаренко Техред М.Моргентал Корректор М. Кучерявая

Заказ 3597 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101