Устройство для контроля операций ввода-вывода

 

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах, к которым предьявляются повышенные требования к достоверности получаемых результатов вычислений. Целью изобретения является повышение достоверности контроля за счет обеспечения маскирования сбоев в игнорируемых сегментах слов данных и команд . С этой целью в устройство, содержащее два регистра адреса, два регистра данных, блок сравнения, элемент И. два элемента ИЛИ, блок обнаружения отказов, триггер сбоев, триггер отказов и триггер отсутствия сбоев, введены группа из N блоков сравнения и модуль маскирования. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕ ННЫ И КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (/)

C (21) 4724803/24 (22) 26.07.89 (46) 23.10.91. Бюл. N 39 (71) Конструкторское бюро автоматических систем

1 (72) В.П.Поленов и А.Е,Юнин (53) 681.32(088.8) (56) Авторское свидетельство СССР

N 1035596, кл, G 06 F 13/00, 1981.

Авторское свидетельство СССР

¹ 1075250, кл. G 06 F 13/00, 1984.

Авторское свидетельство СССР № 1474662, кл, G 06 F 13/00, G 06 F 11/00, 1987. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАЦИЙ ВВОДА-ВЫВОДА

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах, к которым предъявляются повышенные требования к достоверности получаемых результатов вычислений.

Целью изобретения является повышение достоверности контроля за счет обеспечения маскирования сбоев в игнорируемых сегментах слов данных и команд.

На фиг. 1 изображена функциональная схема устройства для контроля операций ввода-вывода; на фиг. 2 — функциональная схема блока обнаружения отказа; на фиг. 3 — функциональная схема узла счета этого блока.

Устройство (фиг. 1) содержит регистры 1 и 2 адреса, регистры 3 и 4 данных, блок 5 сравнения, группу 6 блоков сравнения, модуль (А) маскирования, состоящий иэ блока

7 памяти масок, группы 8 элементов ИЛИ и группы 9 элементов запрета, элемент И 10, „„Я „„1686450 А1 (57) Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах, к которым предъявляются повышенные требования к достоверности получаемых результатов вычислений, Целью изобретения является повышение достоверности контроля за счет обеспечения маскирования сбоев в игнорируемых сегментах слов данных и команд. С этой целью в устройство, содержащее два регистра адреса, два регистра данных, блок сравнения, элемент И, два элемента ИЛИ, блок обнаружения отказов, триггер сбоев, триггер отказов и триггер отсутствия сбоев, введены группа из N блоков сравнения и модуль маскирования, 2 з.п. ф-лы, 3 ил. элементы ИЛИ 11 и 12, блок 13 обнаружения отказа, триггер 14 отсутствия сбоев, триггер

15 сбоев. триггер 16 отказов и имеет вход 17 подтверждения, первый 18 и второй 19 информационные входы, группу 20 синхронизирующих входов, маскирующий вход 21, вход 22 записи-чтения масок, вход 23 кода условия, вход 24 записи, тактовый вход 25, вход 26 начальной установки, выход 27 разрешения, выход 28 наличия сбоев, выход 29 отказа, вход 30 установки блока 13, счетный вход 31 блока 13, информационный вход 32 блока 13, вход 33 записи блока 13. тактовый вход 34 блока 13, выход 35 блока 13.

П ричем выход сравнения блока 5 сравнения соединен с первым входом элемента

И 10, выход которого соединен с единичным входом триггера 14, выход последнего является выходом 22 разрешения устройства.

Выход несравнения блока 5 сравнения соединен с первым входом элемента ИЛИ 11, выход которого соединен с нулевым входом 1 686450 григгера 14, единичным входом триггера 15 и счетным входом 31 блока 13, выход 35 которого соединен с единичным входом триггера 16, выход которого является выходом 29 отказа устройства. Информационный вход

32 блока 13 является входом 23 кода условия устройства. Вход 33 записи блока 13 является входом 24 записи устройства, Тактовый вход 34 блока 13 является тактовым входом 25 устройства. Вход 26 начальной установки устройства соединен с нулевым входом триггера 16, вторым входом элемента ИЛИ 12 и входом 30 начальной установки блока 13.

Первый вход элемента ИЛИ 12 является входом 17 подтверждения устройства. Выход элемента ИЛИ 12 соединен с нулевым входом трипера 15, выход которого является выходом 28 наличия сбоев устройства.

Информационные входы регистров 1 и 3 соединены с информационным входом 18 устройства. Информационные входы 2 и 4 соединены с информационным входом 19 устройства. Выход регистра 1 соединен с первым информационным входом блока 5 сравнения, второй информационный вход которого соединен с выходом регистра 2 и адресным входом блока 7 памяти модуля А.

Информационный вход и вход записи-чтения блока 7 памяти модуля А являются соответственно маскирук1щим входом 21 и входом 22 записи-чтения масок устройства.

Выход N-го разряда блока 7 памяти соединен с инверсным входом N-ro элемента запрета группы 9 и первым входом N-го элемента ИЛИ группы 8 модуля А, Второй вход N-го элемента ИЛИ группы 8 модуля А соединен с выходом сравнения N-го блока сравнения группы 6 устройства. Выход несравнения N-го блока сравнения группы 6 устройства соединен с прямым входом N-ro элемента запрета группы 9 модуля А.

Выходы с первого по N-й элементов

ИЛИ группы 8 модуля А соединены с входами соответственно с второго по (N+1)-й элемента И 10 устройства. Выходы с первого по

N-й элементов запрета группы 9 модуля А соединены с входами соответственно с второго по (N+1)-й элемента ИЛИ 11 устройства. Первый информационный вход N-го блока сравнения группы 6 соединен с выходом N-ro сегмента слова данных регистра 3 данных. Второй информационный вход N-ro блока сравнения группы 6 соединен с выходом N-ro сегмента слова данных регистра 4 данных. Выходы разрешения блока 5 сравнения и блоков сравнения группы 6 соединены между собой и вместе с входами записи регистров 1 -4 образуют группу 20 синхронизирующих входов устройства.

Блок 13 обнаружения отказа (фиг. 2) содержит узел 36 счета, элемент ИЛИ 37, узел

38 счета, счетный вход 39 и имеет установочный 40 и информационный 41 входы, вход

42 записи, выход 43 узла 36 счета, счетный

44 и установочный 45 входы, информационный вход 46, вход 47 записи и выход 48 узла

38 счета. Причем счетный вход 39 узла 36 является тактовым входом 34 блока 13, установочный вход 40 узла 36 соединен с первым входом элемента ИЛИ 37 и является входом 30 установки блока 13. Информационные входы 41 и 46 соответственно узлов

36 и 38 соединены между собой и являются информационным входом 32 блока 13, sxoды 42 и 47 записи соответственно узлов 36 и 38 соединены между собой и являются входом 33 записи блока 13. Счетный вход 44 узла 38 является счетным входом 31 блока

13, выход 48 узла 38 является выходом 35 блока 13, выход 43 узла 36 соединен с вторым входом элемента ИЛИ 37, выход которого соединен с установочным входом 45 узла 38.

Узел счета 36 (38) содержит элемент 49 задержки, элемент ИЛИ 50, регистры 51 и

52, счетчик 53, элемент НЕ 54, элемент 55 сравнения, элемент ИЛИ 56. Причем счетный вход счетчика 53 соединен с входом элемента НЕ 54, входом записи первого регистра 51 и является счетным входом 39 (44) узла 36 (38). Первый вход элемента ИЛИ 50, информационный вход и вход записи регистра 52 являются соответственно установочным входом 40 (45), информационным входом 41 (46) и входом 42 (47) записи узла

36 (38) счета. Выход элемента 49 задержки соединен с вторым входом элемента ИЛИ

50, выход которого соединен с установочным входом счетчика 53, выход которого соединен с первым информационным входом элемента 55 сравнения. Второй информационный вход элемента 55 соединен с выходом регистра 51, информационный вход которого соединен с выходом регистра

52. Выход элемента НЕ 54 соединен с разрешающим входом элемента 55 сравнения, первый и второй выходы которого соединены соответственно с первым и вторым входами элемента ИЛИ 56, выход которого соединен с входом элемента 49 задержки и является выходом 43 (48) узла 36 (38) сравнения.

Устройство работает следующим образам, Предварительно на вход 25 устройства и. соответственно, на вход 34 блока 13 подается последовательность тактовых импульсов, количеством которых в блоке 13 определяется длина временного интервала.

Затем по вхо 26 входу 26 устройства сигналом на- маски закрывают соответствующие элеменчальной установки производится начальная ты запрета группы 9 модуля А по инверсным установка триггера 16, блока 13(по входу30) входам, предотвращая поступление сигнаи триггера 15(через элемент ИЛИ 12). После лов, соответствующих сбоям в одноименэтого через вход 23 устройства на входе 32 5 ных сегментах слов данных, с выходов блока 13 устанавливается код условия отка- несравнения одноименных блоков сравнеза (который в общем случае включает код ния группы 6 (через элемент ИЛИ 11) на числа сбоев и код временного интервала, на соответствующие входы триггеров 14 и 15 и котором производится счет количества сбо- блока 13. ев). По положительному перепаду напряже- 10 Блок 5 сравнения сравнивает адреса, ния на входе 24 устройства и, генерируемые первой и второй ЭВМ, записоответственно, на входе 33 блока 13 этот санные в регистры 1 и 2 соответственно. код загружается в блок 13. Кроме того, в Блоки сравнения группы 6 сравнивают одблок 7 памяти мо л амяти модуля А загружаются коды ноименные (c блоками сравнения группы 6) масок, в разрядах которых "1" соответству- 15 сегменты идентичных слов данных, генериет маскированию сбоя соответствующего руемых первой и второй ЭВМ, записанных сегмента слова данных, а "0" — отсутствию в регистрах 3 и 4 соответственно. маскирования. В случае совпадения адресов и слов

Загрузка кодов масок происходит сле- данных идентичных циклов обмена, генериВ еги т 2

20 руемых первой и второй 3ВМ, на выходах регистр 2 загружается соответствую- сравнения блока 5 сравнения и блоков сравщий адрес путем подачи кода адреса на нения группы 6,появляются сигналы, котовход 19 устройства и затем сигнала записи рые, пройдя через одноименные элементы на вход 20.4 устройства. На вход21 устрой- ИЛИ группы 8 модуля А и элемент И 10, ства подается код маски, затем на вход 22 25 устанавливают триггер 14 отсутствия сбоев устройства — сигнал записи высокого уров- в единичное состояние, если триггер 14 был ня, по которому в ячейку блока 7 памяти в нулевом состоянии, и подтверждают едимодуляА(садресом,хранящимся в регистре ничное состояние, если триггер 14 был в

2) загружается код маски, На первый инфор- единичном состоянии, После этого на выхомационный вход 18 устройства подаются 30 де 27 устройства появляется сигнал. разрекоды адреса и данные первой ЭВМ, а на шающий работу обеих ЭВМ. второй информационный вход 19 — коды ад- В случае несовпадения адресов или хореса и данных с магистрали адрес-данные тя бы одной пары из незамаскированных второй ЭВМ. В регистр 1 и регистр3 данных сегментов, или и того и другого вместе, геи соответственно в регистр 2 адреса и ре- 35 нерируемых первой и второй ЭВМ в иденгистр 4 данных загружаются адреса и дан- тичных циклах обмена, на выходе элемента ные идентичных циклов обмена по И 10 устанавливается сигнал низкого уровмагистрали соответственно первой и вто- ня. рои ЭВМ. Причем запись адреса и данных Сигнал высокого уровня с одного из выпервой ЭВМ соответственно в регистры 1 и 40 ходов несравнения либо блока 5 сравнения, 3 осуществляется по.входам 20,2 и 20,3, а либоблоковсравнения группы 6,одноимензапись адреса и данных второй ЭВМ соот- ных с незамаскированными сегментами ветственно в регистры 2 и 4 — по входам 20,4 слов данных, хранящихся в регистрах 3 и 4, и 20.5. После чего на вход 20.1 подается проходя через элемент ИЛИ 11.устройства сигнал. который по разрешающим входам 45 (а в случае блоков сравнения группы 6 предблока 5 сравнения и блоков сравнения груп- варительно проходя через одноименные отпы 6 разрешает работу последних. крытые элементы запрета группы 9 модуля

Адрес с выхода регистра 2 поступает на А) сбрасывает триггер 14 отсутствия сбоев в адресный вход блока 7 памяти модуля А, на нулевое состояние. Это приводит к исчезновходе записи-чтения которого присутствует 50 вению сигнала на выходе 27 уст ойства и сигнал низкого уровня, определяющий ре- прекращению работы системы по заданно ж м чтения блока 7 памяти модуля А, и ини- программе двух контролируемых ЭВМ. и циирует появление на выходе последнего Триггер 15 сбоев устанавливается в единич-. выходе устройства соответствующего кода маски. Единичные ное состояние, а на выхо е 28 сигналы разрядов маски с выхода блока 7 55 появляется сигнал, означающий наличие памяти модуля А проходят через соответст- сбоя в системе двух ЭВМ. Этим сигналом с вующие элементы ИЛИ группы 8 модуля А выхода элемента ИЛИ 11 проводится перена входы элемента И 10 устройства, откры- вод блока 13 обнар о наружения отказа по входу

Вт вая последний по соответствующим входам. 31 в очередное состо, ф то же время единичные сигналы разрядов щее количество сбоев в системе. Сигналом

1686450 с выхода 28 устройства каждая из двух ЭВМ переводится на программу обработки прерывания по сбою, которая возвращает ЭВМ на то место в рабочей программе, после которого произошел сбой, Перейдя на программу обработки прерывания по сбою, система Э ВМ вырабатывает сигнал подтверждения, который подается на вход

17 и, пройдя через элемент ИЛИ 12, производит сброс в нулевое состояние триггера

15 сбоев.

Возвратившись на место в рабочей программе, предшествовавшее сбою, каждая из двух ЭВМ продолжает работу от цикла к циклу в магистралях адрес-данные ЭВМ. Работа устройства повторяется уМазанным образом, В том случае, когда общее количество сбоев, фиксируемое блоком 13 обнаружения отказа, превысит заданное в коде условие и хранимое в блоке 13, на выходе 35 последнего появляется сигнал, который устанавливает триггер 16 отказа в единичное состояние. На выходе 29 устройства появляется сигнал, оповещающий систему об отказе контролируемой пары ЭВМ, Этот сигнал может оповещать либо оператора, либо действовать на систему как сигнал прерывания с высоким приоритетом, при появлении которого система должна выйти на соответствующую программу обработки прерывания по отказу.

Выбор маскируемых сегментов может быть осуществлен по следующему принципу. В ЭВМ с традиционной архитектурой нет разделения в адресации команд и данных, т.е, в ячейке с адресом, который выставляется процессором, может храниться как команда, так и даннь е. Поэтому в таких

ЭВМ по шине данных передаются считанные из памяти как команды, так и данные.

Идентификация команд и данных определяется тем, что в первом цикле обращения к памяти процессор ЭВМ считывает всегда команду. В последующих циклах данные чередуются с командами. Очередность определяется программой.

Естественно предполагать, что нарушение кода команды изменяет алгоритм работы ЭВМ. B то же время нарушение кода данных может существенным образом изменять алгоритм работы ЭВМ лишь после выполнения определенных операций (например, операций сравнения), Исходя из этого, моэ чо производить маскирование некоторых сегментов команд, К таким сегментам можно отнести сегменты команд, содержащие данные или части сегментов данных, например младшие разряды данных. Более конкретно маскируемые сегменс установочным входом блока обнаружения

45 отказа. нулевым входом триггера отказа и является входом устройства для подключения к выходам начальной установки первой и второй Э ВМ, выход второго элемента ИЛИ соединен с нулевым входом триггера сбоев, 50 информационный вход и вход записи блока обнаружения отказов являются входами устройства для подключения соответственно к выходам кода условия и выходам записи кода условия первой и второй ЭВМ, выходы

55 триггера отсутствия сбоев и триггера сбоев являются выходами устройства для подключения соответственно к входам разрешения и наличия сбоев первой и второй ЭВМ, разрешающий вход блока сравнения является входом устройства для подключения к пер10

40 ты определяются форматами команд процессорое ЭВМ.

Устройство позволяет ускорить обработку информации при наличии сбоев в системе, в то же время сохраняя достоверность выполнения алгоритма, Отдельные сбои данных в случае алгоритма управления могут быть сглажены инерционными исполнительными устройствами.

Формула изобретения

1. Устройство для контроля операций ввода-вывода, содержащее два регистра адреса, два регистра данных, блок сравнения, элемент И, два элемента ИЛИ, блок обнаружения отказов. триггер сбоев, триггер отказов и триггер отсутствия сбоев, причем информационные входы первого регистра адреса и первого регистра данных образуют группу входов устройства для подключения к адресным и информационным выходам первой ЭВМ, информационные входы второго регистра адреса и второго регистра данных образуют группу входов устройства для подключения к адресным и информационным выходам второй ЭВМ, выходы первого и второго регистров адреса соединены соответственно с первым и вторым информационными входами блока сравнения, выход сравнения которого подключен к первому входу элемента И, выход элемента

И соединен с единичным входом триггера отсутствия сбоев, нулевой вход которого подключен к выходу первого элемента ИЛИ, единичному входу триггера сбоев и счетному входу блока обнаружения отказов, выход блока обнаружения отказов соединен с еди.ничным входом триггера отказов, выход которого является выходом устройства для подключения к входу отказа первой и второй ЭВМ, первый вход второго элемента

ИЛИ является входом устройства для подключения к выходам подтверждения первой и второй ЭВМ, а его второй вход соединен

1686450

10 вым синхровыходам первой и второй ЭВМ, выход несравнения блока сравнения соединен с первым входом первого элемента

ИЛИ, входы записи первого регистра адреса и первого регистра данных являются вхо- 5 дами устройства для подключения соответственно к второму и третьему синхровыходам первой ЭВМ, входы записи второго регистра адреса и второго регистра данных являются входами устройства для 10 подключения соответственно к второму и третьему синхровыходам второй Э ВМ, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля за счет обеспечения маскирования сбоев в иг- 15 норируемых сегментах слов данных и ко-. манд, в него введены группа из N блоков сравнения и модуль маскирования, адресный вход которого соединен с выходом второго регистра адреса, а информационный 20 вход и вход записи-чтения модуля маскирования являются входами устройства для подключения соответственно к выходу масок и выходу записи-чтения масок первой и второй ЭВМ, первый информационный вход 25

N-го блока сравнения группы соединен с выходом N-го сегмента слова данных первого регистра данных, второй информационный вход N-го блока сравнения группы . подключен к выходу N-ro сегмента слова 30 данных второго регистра данных, выходы сравнения и несравнения N-ro блока сравнения группы соединены с одноименными входами модуля маскирования, выходы с первого по N-й первой и второй групп кото- 35 рого подключены к входам с второго по (И+1)-й соответственно первого элемента

ИЛИ и элемента И, разрешающие входы всех блоков сравнения группы соединены с разрешающим входом блока сравнения, а 40 тактовый вход блока обнаружения отказа является входом устройства для подключения к тактовым выходам первой и второй

ЭВМ.

2. Устройство по и. 1, отл и ч а ю ще ес я тем, что модуль маскирования содержит блок памяти масок, группу из N элементов

ИЛИ, группу из N элементов запрета, причем информационный, адресный вход и вход записи-чтения блока памяти масок являются одноименными входами модуля, (-й разряд выхода блока памяти масок (1 < i <

N) соединен с инверсным входом i-го элемента запрета группы и первым входом i-го элемента ИЛИ группы, второй вход i-ro элемента ИЛИ группы является 1-м входом сравнения модуля, прямой вход i-го элемента запрета группы является i-м входом несравнения модуля, выход i-го элемента запрета группы является i-м выходом первой группы модуля, выход i-го элемента

ИЛИ группы является i-м выходом второй группы модуля, 3,Устройство поп,1,отл ича ю щеес я тем, что блок обнаружения отказов содержит два узла счета и элемент ИЛИ, причем счетный вход первого узла счета является тактовым входом блока, а выход первого узла счета соединен с первым входом элемента ИЛИ, второй вход которого подключен к установочному входу первого узла счета и является установочным входом блока, выход элемента ИЛИ соединен с установочным входом второго узла счета,. информационный вход которого вместе с информационным входом первого узла счета образуют одноименный вход блока, входы записи узлов счета объединены между собой и образуют вход записи блока, счетный вход второго узла счета является счетным входом блока, а выход второго узла счета является выходом блока.

168б450

18

ZO

19

203

1686450 (в) Составитель Г.Виталиев

Техред М.Моргентал Корректор M,Äeì÷èê

Редактор И.Шулла

Заказ 3599 Тираж Поцписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент". r. Ужгород, ул.Гагарина. 101