Устройство для контроля 1-кода фибоначчи

 

Изобретение относится к вычислительной технике и предназначено для работы в устройствах, использующих избыточные коды . Целью изобретения является расширение области применения за счет анализа возможности приведения 1-кода Фибоначчи к минимальной форме. Устройство содержит элемент ИЛИ 1, группу 2 элементов И и при нечетной разрядности кода группу 3 элементов ИЛИ со связями. Анализируемый 1-код Фибоначчи подается на входы 4 устройства . На выходе 5 устройства вырабатывается единичный сигнал в том случае, если анализируемый код не может быть представлен в минимальной форме в принятой разрядной сетке (произошло переполнение разрядной сетки). Если анализируемый код может быть представлен в минимальной форме,то на выходе 5 устройства вырабатывается нулевой сигнал. 1 ил.

СОЮЗ СОВЕ ГСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 М 13/00

ГОСУДАРСТВЕННЫЙ КОМИ ГЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4.7 м8ч9 (21) 4765149/24 (22) 04.12,89 (46) 23.10.91, Бюл. N 39 (71) Пензенский научно-исследовательский институт математических машин (72) С.В.Сорокин, Г.М,Морозов и И,А.Гасников (53) 681.3(088,8) (56)Авторское свидетельство СССР

¹ 1479933, кл. Н 03 М 13/00, 1987.

Авторское свидетельство СССР

¹1361554,,кл. Н 03 М 13/00, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ 1-КОДА

ФИБОНАЧЧИ (57) Изобретение относится к вычислительной технике и предназначено для работы в устройствах, использующих избыточные ко„„SU „„1686703 А1 ды. Целью изобретения является расширение области применения за счет анализа возможности приведения 1-кода Фибоначчи к минимальной форме. Устройство содержит элемент ИЛИ 1, группу 2 элементов И и при нечетной разрядности кода группу 3 элементов ИЛИ со связями. Анализируемый

1-код Фибоначчи подается на входы 4 устройства. На выходе 5 устройства вырабатывается единичный сигнал в том случае, если анализируемый код не может быть представлен в минимальной форме в принятой разрядной сетке (произошло переполнение разрядной сетки). Если анализируемый код может быть представлен в минимальной форме,то на выходе 5 устройства вырабатывается нулевой сигнал. 1 ил.

168б703

Изобретение относится к автоматике и

Вычислительной технике и может быть использовано в специализированных устройствах.

Целью изобретения является расширение области применения за счет анализа возможности приведения 1-кода Фибоначчи к минимальной форме, На чертеже представлена схема устройства для контроля 1-кода Фибоначчи (для П =-9), Устройство содержит элемент ИЛИ 1, груп пу элементов И 2,1-2.4, груп пу элементов ИЛИ 3,1-3.3, входы 4.1 — 4.9 разрядов входа устройства, выход 5 устройства.

При рассмотрении принципа работы устройства опираются на свойство представления чисел в минимальной форме в 1-коде

Фибоначчи, заключающееся в том, что имеется максимальное число М, представимое в минимальной форме в заданной разрядной сетке П; все числа, большие М, не представляются (а меньшие M представляются) в минимальной форме в этой разрядной сетке. Используя поразрядный анализ (начиная со старшего разряда), определяют логические функции "непредставимости" произвольного кода в минимальной форме, так как функции от значений отдельных разрядов кода, принимающие единичное значение, если только код непредставим в минимальной форме, Задачу рассматривают в общей форме для кодов с четным числом разрядов 2п и нечетным числом разрядов 2 П+1, Удобно рассматривать коды четной и нечетной разрядности раздельно. В результате анализа получены следующие выражения для функции F2n и F2n 1 "непредставимости" кодов соответственно с четным и нечетным числом разрядов:

F2n = 3132 v 313334 v 8133353$ ".

Ч 3133 ...,..32П вЂ” 3 32П-132П;

F2n+1 = 3132(33v84v...v32n+1v313334 (aqv апач„„.v82п+1)v....ча1аз....

82П вЂ” 382П-1 82п 82П+1, где ai — значение i-го разряда кода (I = 1—

2 П+1);

I = 1 — соответствует старшему разряду кода.

Устройство, реализующее функцию

F2n+1, при соответствующей подаче нулей и единиц на его входы позволяет индицировать случай переполнения разрядной сетки для любой разрядности, меньшей или равной 2П +1. Так, при разрядности кода 2П необходимо задать a2n+1=1, при разрядности кода (2П вЂ” 1) — задать a2n+1 =— О, а2п == 0 и т,п, Работу девятиразрядного устройства для индикации переполнения (чертеж) рассматривают на примере анализа кода 1001011, который представляется в

5 минимальной форме в виде 100100100,и кода 101100101, который не представляется в минимальной форме.

При анализе первого кода нуль на входе

4.2 устройства (во втором разряде кода)

10 обеспечивает появление нулевого сигнала на выходе элемента И 2,1, нуль на входе 4,3 устройства — появление нулевого сигнала на выходах элементов И 2,2 — 2.4.

На выходах всех элементов И 2.1 — 2.4

15 присутствуют нулевые сигналы, которые, пройдя сборку на элементе ИЛИ 1, определяют нулевой сигнал на выходе 5 устройства, Таким образом, признак переполнения разрядной сетки не выработан.

20 При анализе второго кода единицы на входах 4.1, 4.3 и 4.4 устройства, поступившие на три входа элемента И 2.2, и единицы на входах 4,7, 4.9 устройства, поступившие через элемент ИЛИ 3,2 на четвертый вход

25 элемента И 2.2, вызывают появление единичного сигнала на выходе элемента И 2.2.

Этот единичный сигнал, пройдя через элемент ИЛИ 1, поступает на выход 5 устройства, Таким образом, на выходе устройства

30 выработан признак переполнения разрядной сетки.

Формула изобретения

35 Устройство для контроля 1-кода Фибоначчи, содержащее элемент ИЛИ и группу элементов И, причем первый и второй входы

i-ro (1=1-(и/2), п — количество разрядов кода, () — округление до ближайшего меньшего

40 целого) элемента И группы соединены соответственно с входами (2l - 1) и 2l-ro разрядов входа устройства, выхОды элементов И группы соединены с соответствующими входами элемента ИЛИ, выход которого является вы45 ходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет анализа возможности приведения 1-кода Фибоначчи к минимальной форме, оно содержит для нечетного значе50 ния п группу элементов ИЛИ, причем (2+J)-й вход (k+1)-го элемента И группы (J = 1-k, k=1— (и/2) — 1) соединен с входом (2J — 1)-го разряда входа устройства, выход k-го элемента ИЛИ группы соединен с (k+2)-м вхо55 дом k-го элемента И группы, M-й вход (M =

1-и-2k) к-го элемента ИЛИ группы соединен с входом (и + 1-М)-го разряда входа устройства, ((n/2)+ 2)-й вход (и/2)-го элемента И группы соединен с первым входом первого элемента ИЛИ группы.