Ттл-элемент

 

Изобретение относится к цифровой вычислительной технике и предназначено для построения ТТЛ-схем с повышенной нагрузочной способностью. Целью изобретения является повышение надежности устройства за счет устойчивости к короткому замыканию на выходе. Устройство содержит схему И 1, фазорасщепляющий каскад 2, двухтактный выходной каскад 3, п-р-п-транзистор 4. Для достижения цели в устройство введены р-п-р-транзистор 5 и новые функциональные связи. 1 ил.

с, г

Союз r.оне тских

СОЦИЛЛИ< ТИЧГСКИХ

РЕСПУБЛИК

)s Н 03 К 19/088

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4694080/21 (22) 22.05.89 (46) 30.10.91, Бюл. М 40 (71) Таганрогский радиотехнический институт им, В.Д,Калмыкова (72) С.П.Тяжкун и Ю.И.Рогозов (53) 621.374 (088.8) (56) Скарлетт Дж. Ч ГЛ интегральные схемы и их применение. М.: Мир, 1974, с. 50, рис.

3. 11.

Авторское свидетельство СССР

М 1460771, кл. Н 03 К 19/088, 1985.

SU„„1688404 А1 (54) ТТЛ-ЭЛЕМЕНТ (57) Изобретение относится к цифровой вычислительной технике и предназначено для построения ТТЛ-схем с повышенной нагрузочной способностью. Целью изобретения является повышение надежности устройства за счет устойчивости к короткому замыканию нэ выходе. Устройство содержит схему

И 1, фазорасщепляющий каскад 2, двухтактный выходной каскад 3, и-р-и-транзистор

4. Для достижения цели в устройство введены р-n — р-транзистор 5 и новые функционал ьн ые связи. 1 ил. Q

OO

В

О

1

1688404

Изобретение относится к цифровой вычислительной технике и предназначено для построения ТТЛ схем с повышенной нагрузочной способностью.

Целью изобретения является повышение надежности устройства за счет устойчивости к короткому замыканию на выходе.

На чертеже приведена принципиальная электрическая схема устройства.

Устройство содержит схему И 1, фазорасщепляющий каскад 2, двухтактный выходной каскад 3, и-р-и- и р — и — р-транзисторы 4 и 5, первый, второй, третий резисторы 6 — 8, причем вывод питания схемы И 1 соединен с шиной 9 питания, выход 10 схемы И подключен к входу фаэорасщепляющего каскада 2, первый и второй выводы питания которого соединены соответственно с шиной 9 питания и общей шиной, первый и второй выходы 11 и 12 фаэорасщепляющего каскада 2 подключены соответственно к первому и второму входам двухтактного выходного каскада 3, включенного между вторым выводом третьего резистора 8 и общей шиной, выход которого соединен с выходом 13 устройства, первый вывод третьего резистора 8 соединен с шиной 9 питания, которая подключена к эмиттеру р-и-р-транзистора 5, база которого через второй резистор 7 соединена с вторым выводом третьего резистора 8, а коллектор через первый резистор 6 — с базой п — р-и-транзистора 4, коллектор которого подключен к первому выходу 11 фаэорасщепляющего каскада, а эмиттер — к общей шине. Схема И 1 выполнена на MHQ гоэмиттерном транзисторе 14, эмиттеры которого являются входами устройства, база через резистор 15 соер анена с выводом питания, коллектор — с выходом 10 схемы И 1.

Фаэорасщепляющий каскад 2 выполнен на п-р-п-транзисторе 16, коллектор которого через резистор 17 соединен с первым выводом питания и является первым выходом 11 фаэорасщепительного каскада, эмиттер через резистор 18 соединен с общей шиной и является вторым выходом 12 фазорасщепляющего каскада, база является входом фазорасщепляющего каскада. Двухтактный выходной каскад 3 выполнен на трех п — р-итранзисторах 19-21, база первого из которых является первым входом двухта тного выходного каскада 3, коллектор соединен с первым выводом питания этого каскада и с коллектором второго транзистора 20 двухтактного выходного каскада, змиттер которого соединен с выходом 13 устройства, а база — с эмиттером первого транзистора 19 двулт: тного выходного каскада и ч рез резистор 22 — с общей шиной, база гретьего

15 транзистора 21 двухтактного выходного каскада является вторым входом этого каскада, эмиттер соединен с общей шиной, а коллектор — с выходом 13 устройства.

Работает устройство следующим образом, При высоких уровнях на всех входах устройства ток через резистор 15 и коллекторный переход транзистора 14 открывает транзистор 16. Открытый и насыщенный транзистор 16 обеспечивает запирание транзисторов 19, 20 и открытое состояние транзистора 21, На выходе 13 устройства формируется низкий уровень напряжения.

В этом состоянии транзисторы 5 и 4 закрыты, 20

B том случае, когда на одном из входов устройства низкий уровень напряжения, открытый и насыщенный транзистор 14 обеспечивает запирание транзистора 16.

Соответственно закрыт и транзистор 21. Током через резистор 17 открывается транзистор 19 и затем транзистор 20, в результате чего на выходе формируется высокий уровень напряжения, Если в этом режиме выходной ток через транзисторы 19, 20 и резистор 8 не превышает допустимого, то;

UR8 > 0бэо5, где Ою — напряжечие на резисторе 8;

05эо5 — напряжение отпирания перехода база-змиттер транзистора 5, В случае снижения сопротивления нагрузки менее допустимого открывается транзистор 5, открывается и переходит в режим насыщения транзистор 4 и запирает транзисторы 19. 20. Время выключения транзистора 4 значительно больше времени его включения. Это условие обеспечивается сравнительно большим током включения через транзистор 4 и большим временем запирания транзистора 4 за счет саморассасывания избыточных носителей в базе и отсутствия внешней цепи протекания базового тока.

После запирания транзистора 4 вновь открываются транзисторы 19 и 20. Если сопротивление нагрузки осталось недопустимо низким, процесс циклически повторится: открывание транзистора 5, быстрое открывание и насыщение транзистора 4, закрывание транзисторов 19, 20 на длительное время выключения транзистора 4. Таким образом осуществляется защита от перегрузок и короткого замыкания выхода устройства на общую шину.

Резисгор 7 совместно с входной емкостью транзистора 5 обеспечивает фильтрацию коротких всплесков тока через

1688404

Порог срабатывания защиты изменяется с температурой (как Us >s на -2мВ! С); причем с увеличением температуры порог уменьшается. Такая защита допускает большие перегрузки при более низкой температуре окружающей среды и кристалла.

Составитель Т. Бестемьянова

Редактор Т. Лошкарева Техред M,Моргентал Корректор Л. Бескид

Заказ 3717 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5 производственно-издательский комбинат "Патент", г. Ужг род, ул.Гагарина, 101 резистор 8 при переключениях ТТЛ-элемента и заряде емкости нагрузки.

Повышение надежности ТТЛ-элемента обусловлено независимостью работы защиты от причины и условий перегрузки. Причиной может быть низкое сопротивление нагрузки, большая емкость нагрузки, превышение максимально допустимой частоты входного сигнала или плавное изменение входного сигнала вблизи порога срабатывания ТТЛ-элемента. Обе последние причины могут вызвать протекание большого, так называемого "сквозного" тока через транзисторы 19, 20. Защита срабатывает независимо от причин возникновения недопустимого тока и ограничит мощность, пот ребл яемую ТТЛ-элементом в ава рий ном режиме, приемлемой величиной, что и обеспечивает повышение надежности устройства.

Формула изобретения

ТТЛ-элемент, содержащий схему И, вывод питания которой подключен к шине питания, выход — к входу фазорасщепляющего

5 каскада, первый и второй выводы питания которого соединены соответственно с шиной питания и общей шиной, первый и второй выходы — соответственно с первым и вторым входами двухтактного выходного ка10 скада, второй вывод питания которого подключен к общей шине, п — р — п-транзистор, коллектор которого соединен с первым входом двухтактного выходного каскада, база— с первым выводом первого резистора, второй итретий резисторы, отл ичаюшийся тем, что, с целью повышения надежности за счет устоичивости к короткому замыканию на выходе, в него введен р — и — р-транзистор, эмиттер которого подключен к шине

20 питания, которая соединена с первым выводом второго резистора, второй вывод которого подключен к первому выводу питания двухтактного выходного каскада и через третий резистор — к базе р-п — р-транзисто25 ра, коллектор которого соединен с вторым выводом первого резистора, эмиттер п — р — птранзистора подключен к общей шине.

Ттл-элемент Ттл-элемент Ттл-элемент 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано для построения интегральных логических схем

Изобретение относится к импульсной технике, может быть использовано в цифровых ИС и БИС

Изобретение относится к импульсной технике и предназначено для использования в интегральных логических микросхемах цифровых ЭВМ

Изобретение относится к импульсной технике и может быть использовано в интегральных логических микросхемах; в цифровых ЭВМ

Изобретение относится к импульсной технике и может быть использовано в системах дискретной автоматики

Изобретение относится к импульсной технике, а именно к микросхемотехнике двухкаскадных ТТЛШ-вентилей

Изобретение относится к импульсной технике, а именно к микросхемотехнике трехкаскадных ТТЛШ-вентилей

Изобретение относится к импульсной технике, а именно к микросхемотехнике транзисторно-транзисторных логический элементов

Инвертор // 1566478
Изобретение относится к импульсной технике, а именно к логическим элементам

Изобретение относится к импульсной технике и предназначено для построения цифровых устройств

Изобретение относится к цифровой вычислительной технике

Предлагаемое изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации. Технический результат - обеспечение реализации функции «минимум» двух многозначных переменных при внутреннем преобразовании информации в многозначной токовой форме сигналов. K-значный логический элемент «минимум» содержит первый и второй входы устройства, выход, первый вспомогательный транзистор, база которого подключена к первому источнику напряжения смещения, второй вспомогательный транзистор другого типа проводимости, база которого подключена ко второму источнику напряжения смещения, причем эмиттеры первого и второго вспомогательных транзисторов объединены, первое токовое зеркало, согласованное с первой шиной источника питания, второе токовое зеркало, согласованное с первой шиной источника питания, первый вход устройства соединен со входом первого токового зеркала, второй вход устройства соединен со входом второго токового зеркала, выход которого подключен к объединенным эмиттерам первого и второго вспомогательных транзисторов, третье токовое зеркало, согласованное со второй шиной источника питания, к которой подключен коллектор второго вспомогательного транзистора, выходной транзистор. 16 ил.
Наверх