Устройство выборки-хранения

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств аналого-цифрового преобразования и дискретно-аналоговой обработки информации . Цель изобретения - повышение точности и быстродействия устройства. Цель достигается за счет уменьшения апертурной неопределенности и минимально допустимого времени выборки, снижения величины переноса заряда, а также благодаря появлению шумов и помех. Время выборки и апертурной задержки определяется быстродействием ключевых устройств, в частности временем включения (и выключения ) источников тока. Величина апертурной неопределенности устраняется за счет того, что сигналы шин управления подаются в точки схемы, напряжение и ток которых не зависят от напряжения входного сигнала. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s 6 11 С 27/02

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОЫРЕТЕНИЯ1

Оупр = E1 + 0бэ, (1) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4765583/24 (22) 05.12.89 (46) 07.11,91. Бюл, М 41 (71) Омский политехнический институт (72) С.В.Пахоменко и З.Б.Хвецкович (53) 684.327.66(088.8) (56) Бахтиаров Г.Д, и др. Аналого-цифровые преобразователи. М.; Сов. Радио, 1980, с.

148, р, 627.

Патент США hh 3839679, кл. 28/127, опублик. 1974. (54) УСТРОЙСТВО ВЫБОРКИ-ХРАНЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств аналого-цифрового преобразования и

Изобретение относится к автоматике и . вычислительной технике и может быть использовано при построении устройств аналого-цифрового преобразования и дискретно-аналоговой обработки информации.

Цель изобретения — повы шение точности и быстродействия устройства.

На чертеже представлено предлагаемое устройство.

Устройство содержит источники 1 и 2 тока на транзисторах 3 и 4 и резисторах 5 и

6, дифференциальные усилители 7 и 8, каждый иэ которых выполнен на транзисторах

9, 10 и 11, 12 соответственно; накопительный элемент 13 на конденсаторе, блоки 14 и 15 сдвига уровня напряжения, блок 16 формирования управляющих сигналов, вы, полненный на транзисторах 17 и 18, резисторе 19, диодах 20 и 21; источники 22 и 23 напряжения смещения.

Устройство работает следующим обраЗОМ.,, SU „„1689993 А1 дискретно-аналоговой обработки информации. Цель изобретения — повышение точности и быстродействия устройства, Цель достигается за счет уменьшения апертурной неопределенности и минимально допустимого времени выборки, снижения величины переноса заряда, а также благодаря появлению шумов и помех. Время выборки и апертурной задержки определяется быстродействием ключевых устройств, в частности временем включения (и выключения) источников тока. Величина апертурной неопределенности устраняется за счет того, что сигналы шин управления подаются в точки схемы, напряжение и ток которых не зависят от напряжения входного сигнала, 1 ил.

Цикл работы устройства выборки-хранения состоит иэ двух фаэ — выборки и хранения. В режиме выборки на стробирующем входе Uc p - напряжение низкого логического уровня, транзисторы 17 и 18 закрыты и напряжение на шинах+ Uynp и -0упр определяется напряжением соответствующих источников+Е1 и -Е напряжения смещения и падением напряжения на открытых змиттерных переходах транзисторов 3 и 4 соответственно. При этом где Uynp= I+Uynpl = 1- Uynp 1 — абсолютная величина напряжений на шинах+ Uynp и -Uynp управления;

E1 = 1+ Е1 I 1-Е1 I — абсолютная величина напряжений источников + Е1 и -Е1;

ОБэ — абсолютнаЯ величина падений напряжения на открытых змиттерных переходах транзисторов 3 и 4. (6) 2О

ЗО

Uynp = F-1 — Ug. (8) Ig = -!11 = I-а = K Uaх, Транзисторы 3 и 4 открыты и источники 1 и 2 тока вырабатывают равные по величине и противоположные по направлению токи 11 и

Ь соответственно, причем I 11 1- 1- 1р1, Ток

l1 поступает в эмиттерные цепи транзисторов 9 и 10, а ток Iz — в эмитгерные цепи транзисторов 11 и 12. Блоки 14 и 15 обеспечивают равенство постоянной составляющей напряжения на выходах баз транзисторов 9 и 11 величинам напряжения источников +Е2 и -Ег соответственно. Токи 11 и Ь разветвляются в эмиттерные цепи транзисторов 9, 10 и 11, 12 соответственно, причем пропорция,в которой делятся токи I! и lz задается напряжением исследуемого сигнала, поступающего с сигнального входа Ua через блоки 14 и 15 на выводы без транзисторов 9 .и 1 1 соответственно. Известно, что в режиме малого сигнала изменение коллекторного тока транзисторов дифференциального усилителя прямо пропорционально изменению дифференциального напряжения, приложенного между базами транзисторов дифференциального усилителя. В отсутствие исследуемого сигнала дифференциальное напряжение равно нулю и коллекторные токи Ig, 110 и I!1, l12 транзистОрОв

9, 1О, и 11, 12 равны по абсолютной величи. не и противоположны по направлению

1 19 i =- 1 11o = 1-11! 1= 1-I,21. (2) При отличном от нуля напряжении исследуемого сигнала токов 19, 1и, 11, 1!a оол чают приращения Ig,11е, i11, I1z, пропорциональные напряжению исследуемого сигнала Uax где К вЂ” коэффициент пропорциональности, имеющий смысл крутизны (А/В).

В результате возникает зарядный ток ls элемента 13 равный сумме с учетом знака коллекторных токов транзисторов.10 и 12

)3 = 110+ 112 (4) Подставляя (3) в (4) получаем

Ь --- К Uax+ @ax = 2К Uax (5) Таким образОм в предлагаемом устрОйсгве усилители 7 и 8 осуществляют преоб"азОвание напряжения 1-!вх в пропорцио нальное значение зарядного тока 4 По отношению к исследуемому сигналу каждый дифференциальный каскад представляет собой каскадную схему: Общий коллектор— общая база, что Обеспечивает широкую полосу пропускания и высокую линейность

ПРЕобРазоааНИЯ 0цх В 1з

На элементе 13 происходит интегрирование зарядного тока Is в соответствии с формулой где ЙА — напряжение на элементе 13;

C — емкость накопительного конденсатора

13;

At — интервал интегрирования.

Подставляя (5) в (6), получаем

Таким образом, напряжение ho< на элементе 13 пропорционально интегралу напряжения Uax исследуемого сигнала за время At.

Переход от фазы выборки к фазе хранения происходит следующим образом. На вход U<>p. подается напряжение высокого логического уровня, транзисторы 17 и 18 открываются и напряжение на шинах+Оупр и -Uynp определяется напряжением источников +Е! и -F! напряжения смещения соответственно и падением напряжения на

Открытых р-и-переходах диодов 20 и 21 соответственно, При этом где Од — абсолютная величина падений напряжения на открытых р-и-переходах диодов 2О,и 21.

Таким образом, диоды 2О и 21 предотвращают насыщение транзисторов 17 и 18 соответственно, фиксируя напряжения на выводах их коллекторов. Транзисторы 3 и 4 закрываются, так как их эмиттерные переходы оказываются обратно смещенными. В результате первый вывод элемента 13 оказывается подключенным к точке высокого импеданса и на нем сохраняется напряжение Ж4, установившееся к моменту окончания фазы выборки.

При близких параметрах транзисторов

17 и 18 нарастание их коллекторных токов при переходе от фазы выборки к фазе хранения происходит строго одновременно.

Также .Одновременно происходит процесс выключения источников 1 и 2 тока при близких параметрах транзисторов 3 и 4.

Таким образом, время с момента прихода фрон а стробирующего импульса нэ вход

UaTp ДО ПОЛНО О ВЫКЛЮЧЕНИЯ ЗаРЯДНОГО тОКа

1Щ9993

1 постоянно и не зависит от уровня напряжения исследуемого сигнала на сигнальном входе U . Это устраняет ошибку, вызванную апертурной неопределенностью времени переключения зарядного тока, и позволяет при использовании в том и другом устройстве транзисторов с одинаковрй граничной частотой увеличить точность при одинаковом быстродействии либо увеличить максимально допустимую (при заданной точности) частоту исследуемого сигнала.

Эффективность устройства выражается в повышении точности и быстродействия эа счет устранения погрешности, вызванной неопределенностью времени переключения зарядного тока накопительного элемента. Наибольший эффект может дать использование устройства выборки-хранения в виде гибридной или монолитной интегральной микросхемы. Это позволяет достичь наименьшего разброса параметров элементов схемы.

Формула изобретения

Устройство выборки-хранения, содержащее первый и второй дифференциальные усилители, первый и второй источники напряжения смещения, накопительный элемент на конденсаторе, первый и второй источники тока, первые управляющие входы которых подключены к первой и второй шинам питания устройства, выходы первого и второго источников тока подключены срответственно к входам питания первого и второго дифференциальных усилителей, первые выходы которых подключены к шине нулевого потенциала устройства и первому

5 выводу конденсатора накопительного элемента, второй вывод которого объединен с вторыми выходами дифференциальных усилителей и является информационным выходом устройства, первые входы первого и

10 второго дифференциальных усилителей ,подключены соответственно к первому и второму источникам напряжения смещения, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и быстродействия, в

15 него введены первый и второй блоки сдвига уровня напряжения, входы которых объединены и являются информационным входом устройства, а первые выходы подключены соответственно к вторым входам соответст20 вующих первого и второго дифференциальных усилителей, вторые выходы блоков сдвига уровня напряжения объединены и подключены к шине нулевого потенциала устройства, а третьи выходы подключены

25 соответственно к первой и второй шинам питания устройства, входы первого и второго источников тока подключены соответственно к третьей и четвертой шинам питания устройства, вторые управляющие входы

30 первого и второго источников тока подключены соответственно к первому и второму управляющим входам устройства и являются первым и вторым входами задания режима устройства.

1689993

Составитель А.Ершова

Редактор C.Ïàòðóøåâà Техред M.Моргентал Корректор Т.Палий

Заказ 3816 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101