Устройство для вывода информации на экран цветного дисплея

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода информации из ЭВМ. Цель изобретения - повышение качества изображения за счет увеличения числа элементов разложения по вертикали - достигается введением второго блока оперативной памяти, первого и второго дешифраторов, второго контроллера электронно-лучевой трубки (ЭЛТ), второй информационной магистрали, коммутатора, первого и второго мультиплексоров, первого и второго управляемых инверторов и соответствующих функциональных связей. Изобретение позволяет формировать на экране ЭЛТ изображение, содержащее до 240x128 элементов с количеством цветов каждого из элементов до 16. Вариант устройства стремя контроллерами ЭЛТ позволяет формировать изображение, содержащее 240x192 элемента . 2 ил.

СОЮЗ COBETCKMX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (л)5 G 06 F 3/153

ГОСУДЛРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и

1 3i.

Ъ (21) 4692834/24 (22) 17,05.89 (46) 07,12,91, Бюл. М 45 (75) А,В.Фрунзе и С.В,Хоркин (53) 681.327.1 j(088.8) (56) Авторское свидетельство СССР

М 1529212, кл. G 06 К 3/153, 1987.

Зеленко Г.В. Дисплей для бытовой персонал ьной 3 B M, — M.: Микропроцессор н ые средства и системы, 1985, N 3, с,60-70, (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРМАЦИИ НА ЭКРАН ЦВЕТНОГО ДИСПЛЕЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода информации из

ЭВМ. Цель изобретения — повышение качеИзобретение относится к автоматике и. вычислительной технике и может быть использовано для вывода информации из

Э ВМ.

Цель изобретения — повышение качества изображения за счет увеличения числа элементов разложения по вертикали.

На фиг.1 приведена структурная схема устройства; на фиг.2 — вариант структурной схемы устройства с тремя контроллерами электронно-лучевой трубки.

Устройство содержит первый и второй блоки 1 и 2 оперативной памяти, первый и второй дешифраторы 3 и 4, адресную магистраль 5, контроллер 6 прямого доступа к памяти, первый и второй контроллераы 7 и

8 электронно-лучевой трубки (ЭЛТ), первую и вторую информационные магистрали 9 и

„„БЫ„„1697075 А1 ства изображения за счет увеличения числа элементов разложения по вертикали — достигается введением второго блока оперативной памяти, первого и второго дешифраторов, второго контроллера электронно-лучевой трубки (ЭЛТ), второй информационной магистрали, коммутатора, первого и второго мультиплексоров, первого и второго управляемых инверторов и соответствующих функциональных связей. Изобретение позвсляег формировать на экране

ЭЛТ изображение, содержащее до 240х128 элементов с количеством цветов каждого из элементов до 16. Вариант устройства с тремя контроллерами ЭЛТ позволяет формировать изображение, содержащее 240л192 элемента,2 ил.

10, коммутатор 11, первый и второй мультиплексоры 12 и 13, делитель 14 частоты, первый и второй управляемые инверторы 15 и

16.

На фиг.2 позициями 17--21 обозначены соответственно третий блок оперативной памяти, третий дешифратор, коммутатор, третья информационная магистраль, третий контроллер ЭЛТ, Предлагаемое устройство работает в составе 3ВМ на базе однокристального микропроцессора, например КР580ВМ80, В качестве контроллеров ЭЛТ 7 и 8 могут бь,ть использованы интегральные микросхемы КР580ВГ75. В процессе работы устройства ЭВМ (фиг.1 не показана) загружает в блоки 1 и 2 оперативной памяти информацию, которая должна быть выведена на эк1697075

4 ран ЭЛТ. Дешифраторами 3 и 4 блоки 1 и 2 оперативной памяти разнесены в непересекающиеся области адресного пространства

ЭВМ, что дает возlin>KHQcrb обращаться к л обой из ячеек памяти любого из блоков памяти, Коммутатор 11 соединяет информационные магистрали 9 и 10. М;-:. истраль 9 является информационной мзгис, pari;:K>

ЭВМ. Слнхговходы KollTpcллеров 3J Т7 и Я соединены между собой, вследствие чего одноименные регистры обоих контроллеров расположены по одним и тем >Кр адресам в адресном пространстве, Го;Гому при инициализации KQHTpnëëppQÂ а и (упрявл, ; tn щие регистры записывается одна и та же информация, чем обес.-,ечи Вается си н><рс -Iная работа обоих контроллеров. Дг:я -ITel-I:;гя со стороны ЭВМ доступны регистры только контроллера 7, Селекция по синхровходу контроллеров 7 и 8, <ак и KQI4Tpn|lJIÐpa прямого доступа к памяти осуществляется при помощи дешифратора устройств ввос,авывода ЭВМ (на фиг.1 не указан1, Каждый из контроллеров ЭЛТ имеет внутренн,nil: 6;ферную оперативную память, которую необходимо заполнить информацией перед началом вывода на экран очередной стр зки, Заполнение осуществляется при помощи контроллера 6 прямого доступа к памяти. С этои целью на управляю,Uaì гыходе контроллера ЭЛТ формируется запр-ic на цикл прямОГО доступа к памяти, в xo,,е

KoTopQI.Q!nнформация и"; блоков 1 и " оператABН<.Й памяти дол>кна быть записана а контроллеры 7 и 8. Контроллер пряглого доступа к памяти приоста:- авливае рябо-у процесса,за ЗВМ v:, получив QT осгiåäíoin подтверждение на разгрешение цикла прямо; о доступа, изве:цает об э:ом.:<о:-Ггроллеры 7 и 8. Сдновременно с этим си,"на с контроллера 6 поступает на один из входов дешифратора 4 и на;<оммута:op 1 t, При этом адресное пространство, занимаемое блоками 1 и 2 оперативной памяти, совмещается в Области адресов блока 1. Одновременно коммутатор 11 разьединяет магистрали 9 и 10, Магистрали 9 и 10 устройства HB Время цикг1а п(зямого достуг!а к па" мяти превращаются, -:àêèì образом, в магистРаль, K OJIHQй BQJ naini-I KDTQ()OA подключеныы блОк 1 памяти и KQHTpQJIJIBp 7, а K другой — блок 2 памяти и контроллер 8, Благодаря такой перестройке магистрали ок Iзывается возможным в течение цикла прямого доступа одновременно занести необходимую информацинз ао внутренную буферную память обоих контроллеров ЗЛТ 7 и 8.

После Окончания цикла п(зямого доступа начинается процесс отображения инфор5

3Р

3О

4з

i550 (:5 мации контрог|лерами ЭЛТ. Лнформация с контроллеров 7 и 8 поступает на мультиплексоры 12 и 13. Каждая точка изображения кодируется двумя бита ли информации, гричем один бит является управля.ощим си! Hалом Для к,"засного поожектора ЛТ (R), а другой — J;JiJ зеленого(3), Поэтому каждый байт в блоках 1 и 2 мог 6i=i нести информаци О о цвете четырех элементов разложения.

Однако )cQQBHHocTb!Q контроллера

КР580ВГ75 является то, что старший бит каждого байта несет для него лужебную информацию и поэтомg HF пОступает на Выходы контроллер . В связи с =-тим каждый байт информации в ОЗУ при использовании ко -(троллера KP580BÃ75 мо>кет кодировать л Yøb по три элемента paзггэ>кения, При этом первый, тре ий и пятый биты являются управляющими сигналами красиого прожектора ЗЛТ дисплея и подключены к мультиплексору 12, а второй, четвертый и шестой биты — сигналами зеленого прожектора и подкл Очены к MóJlüòèïJ,åêcoðó 13, Контроллеры 7 и 8 должны быть запрограммированы на отобра>кение 64 знакорядов iln 4 строки в каждом знакоряду, При этом число симвогов в строке должно быть

:-эдано от 64 до 80, что обеспечивает число лементов по горизонта",è QT 192 дo 240 соо-.ветстзенно, а по гертикали — 128. Час.Ота сигналов, поступакнцих на счет ик 14, должна . Ыть выбрана таким образом, чтобы во время прямого хода строки были отображены все сиглволы строки. Если количество символом в; троке выбрано равным 64, требуемому условию удовг,pT9npsaT сигнал частотой 16 М Г .„ . в случае 80 символов — сигнал ча тотой 20 МГц, Нг тактовые входы, контроллеров 7 ln 8 подают сип-:алы с первого выхоДа Дег и Г-сля 14, частота KQTnpbix В 12 ра"; ни>ке частоты сигнала на входе делителя -". частоты .

Выходы Далитег я "4, соеди-ен;4ые с младшими управлякнц лми входами мультиглекcupna "2 и 13",,обеспечивают последовательное прохожденис на выход мультипгексора 12 первого, трPTüåãо и пятого битов с выхода <аждого кон роллера

Э: Т, а на выход лультипл "Kcoра 13 второ го, четвертопз и шестсго битов, Uocl:ольку старшие управляющие входы мультиплексоров 12 и l3 соединены с вторым вы:<одом контролера (, являющимся выходом счетчиK8 cTpGI(В знакоряду, BQ Время Вывода кон троллерами содержимого первГых двух строк знакоряда -..óëåané сигнал на втором выходе контроллера 7 Обеспечивает прохождение

:3 выходы мультипле;<сорсв 12 и 13 сигналов с контроллера 7, а во время вывода втОрОй паоы сТроК знакоояда — с контролле1697075

55 ра 8. Таким образом, каждый отображаемый контроллерМми знакоряд состоит из четырех строк растра и содержит две различные строки изображения, причем информация о первой из них хранится в блоке

1 и выводится контроллером.7, а о второй— хранится в блоке 2 и выводится контроллером 8.

Неиспользуемые старшие биты с контроллеров 7 и 8 могут нести информацию для третьего электронного прожектора ЭЛТ вЂ” голубого (В), а также информацию об интенсивности изображения (1). Их буферируют при помощи управляемых инверторов

15, 16. При подаче на управляющие входы инверто ров 15, 16 и на синхровходы мультиплексоров 12 и 13 сигнала с уровнем логической единицы на выходах мультиплексоров и инверторов появляются сигналы с нулевым уровнем, независимо от уровней сигналов на информационных входах. Последнее обстоятельство используют для гашения изобра>кения на время обратного хода строчной и кадровой разверток ЭЛТ. Цепи формирования строчных и кадровых синхроимпульсов особенностей не имеют и на фиг,1 не отражены.

Таким образом, описаннсе устройство в процессе вывода информации на экран дисплея формирует изображение, содержащее до 240х128 элементов, с количеством цветов каждого из элементов изобра>кения, достигающим 16. Для увеличения количества строк до 192 в устройство необходимо добавить третий контроллер ЭЛТ КР580ВГ75, еще один коммутатор, дешифратор и еще один блок оперативной помощи, Один из вариантов, реализующих предлагаемое устройство, изображен на фиг,2, Формула изобретения

Устройство для вывода информации на экран цветного дисплея, содержащее первый блок оперативной памяти, первый контроллер электронно-лучевой трубки (ЭЛТ), делитель частоты, контроллер прямого доступа к памяти, выход которого соединен с управляющим входом первого контроллера

ЭЛТ, информационные входы которого подключены к первой информационной магистрали, первый выход первого контроллера

ЭЛТ соединен с управляющим входом контроллера прямого доступа к памяти, информационные входы-выходы которого соединены с первой информационной магистралью, адресные входы контроллера прямого доступа к памяти и первого блока оперативной памяти соединены с адресной магистралью, информационные входы-вы10

40 ходы первого блока оперативной памяти соединены с первой информационной магистралью, синхровходы контроллера прямого доступа к памяти и первого контроллера

ЭЛТ являются соответственно первым и вторым управляющими входами устройства, тактовый вход первого контроллера ЭКТ соединен с первым выходом делителя частоты, информационный вход которого являтеся тактовым входом устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения качества изображения за счет увеличения числа элементов разложения по вертикали, оно содержит второй контроллер

ЭЛТ, второй блок оперативной памяти, =:орую информационную магистраль, первый и второй дешифраторы, первый и второй управляемые инверторы, первый и второй мультиплексоры, коммутатор, управляющий вход которого, соединены с управляющими входами второго дешифратора и второго контроллера ЭЛТ, подключен к выходу контроллера прямого доступа к памяти, информационные входы первого и второго дешифраторов соединены с адресной магистралью, выходы первого и второго дешифраторов подключены к управляющим входам соответственно первого и второго блоков оперативной памяти, адресные входы второго блока оперативной памяти соединены с адресной магистралью, информационные входы второго блока оперативной памяти и второго контроллера ЭЛТ подключены к второй информационной магистрали, тактовый вход второго контроллера ЭЛТ, соединенный с первыми управляющими входами первого и второго мультиплексоров, подключен к первому выходу делителя частоты, второй выход которого соединен с вторыми управляющими входами первого и второго мультиплексоров, выходы которых являются первым и вторым выходами устройства, синхровход второго контроллера ЭЛТ соединен с синхровходом первого контроллера ЭЛТ, второй выход которого соединен с третьими управляющими входами первого и второго мультиплексоров, сихровходы которых, соединенные с управляющими входами первого и второго управляемых инверторов, являются синхровходом устройства, первый и второй информационные входы — выходы коммутатора соединены соответственно с первой и второй информационными магистралями, с первого по шестой выходы второго контроллера ЭЛТ и с третьего по восьмой выходы контроллера ЭЛТ соединены с соответствующими информационными входами первого и второго мультиплексоров, девятый выход первого контроллера ЭЛТ и седь 1697075 мой выход второго контроллера ЗЛТ соединены с информационными входами соответственно первого и второго управляемых инверторов, выходов которых являются третьим и четвертым выходами устройства.

1697075

Составитель И,Загинайко

Техред М,Моргентал Корректор М.Шароши

Редактор T.Федотов

П оизводственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101 рои

Заказ 4306 Тираж

Ти аж Подписное т . ытиям и и ГКНТ ССС

ВНИИПИ Государственного комитета по изобретениям и открытиям при

113035. Москва, Ж-35, Раушская наб., 4/5