Анализатор энергетического спектра добрыдня-чекалина

 

Изобретение относится к технике спектрального анализа стационарных случайных процессов и может быть использовано, например , в составе аппаратуры, предназначенной для анализа шумов и вибраций. Цель изобретения - повышение быстродействия - достигается введением второго квадратора 7, второго интегратора 9, блока 10 управления . Анализатор также содержит фильтры 1-4, коммутатор 5, первый квадратор 6, первый интегратор 8 и индикаторы, число которых равно числу поддиапазонов (каналов), 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 R 23/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Р г 1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4688875/21 (22) 03.05.89 (46) 15.12.91. Бюл. М 46 (71) Харьковский государственный университет им. А.М.Горького и Украинский заочный политехнический институт им.

И.3, Соколова (72) B.À.Äoáðûäåíь и Г.М,Чекалин (53) 621.317.44(088.8) (56) Авторское свидетельство СССР

М 370541, кл. G 01 R 23/16, 1973. (54) АНАЛИЗАТОР ЭНЕРГЕТИЧЕСКОГО

СПЕКТРА ДОБРЫДНЯ-ЧЕКАЛИНА

„„5U „„1698820 А1 (57) Изобретение относится к технике спектрального анализа стационарных случайных процессов и может быть использовано, например, в составе аппаратуры, предназначенной для анализа шумов и вибраций. Цель изобретения — повышение быстродействия — достигается введением второго квадратора 7, второго интегратора 9, блока 10 управления. Анализатор также содержит фильтры

1 — 4, коммутатор 5, первый квадратор 6, первый интегратор 8 и индикаторы, число которых равно числу поддиапазонов (каналов). 1 з.п. ф-лы, 3 ил.

0

QO

СО

Ь3

О, 1698820

Изобретение относится к технике спектрального анализа стационарных случайных процессов и может быть использовано, например, в составе аппаратуры, предназначенной для анализа шумов и вибраций.

Целью изобретения является повышение быстродействия.

На фиг. 1 представлена структурная схема анализатора; на фиг.2 — структурная схема блока управления; на фиг.3 — временные диаграммы работы устройства.

Анализатор содержит и фильтров 1,2,3 и 4 (в данном примере (п=4). Число фильтров равно числу поддиапазонов, на которые разбит весь диапазон исследуемого спектра, коммутаторов 5, первый и второй квадраторы 6 и 7, первый и второй интеграторы

8 и 9, блок 10 управления, индикаторы 1114, число которых равно числу и поддиапазонов (каналов). Входы и фильтров соединены с входом анализатора.. Вь ходы всех фильтров, кроме первою, соединены с информационными входами коммутаторов

5, выход которого подключен к входу первого квадратора б, подключенного выходом к информационному входу первого интегратора 8, выход которого соединен с информационным входом каждого из индикаторов

12-14, (т,е, в=ех, кроме первого индикатора

11), а управляющий вход соединен с и+2 выходом блока 10 управления, Выход первого фильтра соединен с входом второго квадратора 7, подключенного выходом к информационному входу второго интегратора

9, управляющий вход которого соединен с

n+3 выходом блока 10 управления, а выход — с информационным входом первого индикатора 11, Первые п выходы блока 10 управления соединен с управляющими входами соответствующих индикаторов 11 — 14, а и+1 выход — с адресным входом коммутатора 5, Принцип действия предлагаемого анализатора состоит в следующем.

Обозначим через Л I ширину i-го поддиапазона:

Ai=fi- í, (1) где fi и 1ь1 — граничные частоты поддиапазона i.

Предполагается, что величина Л i удовлетворяет условию, Ли+1=24; (2)

Из соотношения неопределенности

Гренандера

Т Лi =const= С, (3) следует, что если все спектральные плотности поддиапазонов Si определять с одной и той же точностью — длительности Ti процесса определения величины Si функционально зависят от величины h, i согласно формуле

Т| =

С (4) Обозначим величины Тп = „< {Т } мин

1 <((п

5 через Тж. Тогда из (4) с учетом равенства (2) получаем

Т = 2TI+> = 2и Тж, (5) т.е, Тп-0= 2 Тж, Ти-1= 2 Тж=2Тж, Тп-2 = о, I

=2Тп- =2 Тж..., 10 Тп-(и-1) = Tt = 2п ° Тж. и-1 (6)

Следовательно, при параллельном спектральном анализе время анализа составит

Тдн > Т!макс = 11 = 2 Тж (7)

15 а при последовательном и

Тан + 2п Тж = (2п — 1 ) Тж, (8)

I = i т.е. примерно в два раза больше, чем при параллельном.

Данный анализатор существенным образом использует следующее соотношение, вытекающее из равенства (5); и

Т1 =,>, Ti+ Тж.

25 i =2

Это равенство означает, что время определения величины St в первом (самом низкочастотном) канале на величину Тж = Tn больше суммы времен определения вели30 чин Si во всех остальных каналах, Следовательно, в течение времени Т1, пока идет определение величины S>, можно успеть одновременно с этим (параллельно) определить (последовательно во времени) все

35 остальные величины Яь Для этого достаточно иметь отдельный канал для определения

S> и последовательный анализатор для всех остальных каналов. При этом естественно работа всех блоков должна быть организо40 вана так, чтобы обеспечивалось соблюдение равенства (5), Если при этом начать анализ в первом канале, а спустя время Тж — в одном из других каналов, то анализ в первом канале и в последнем из остальных

45 (анализируемых последовательно в любом порядке) будет закончен одновременно, т,е. время анализа всего спектра составит Tt, т.е. будет таким же, как у параллельного анализатора, а хема оказывается почти

50 столь же простой, как у последовательного.

При этом благодаря соблюдению равенства (3) путем задания величин Ti согласно равенству (5) — обеспечивается равноточное измерениеспектральной плотности мощности во всех частотных поддиапазонах (каналах).

Этот алгоритм реализуется при использовании блока 10 управления, имеющего структуру, показанную на фиг,2, 1698820

Блок 10 управления содержит тактовый генератор 15, первый и второй счетчики 16 и 17, коммутатор 18, элемент ИЛИ 19, триггер 20, первый, второй и третий элементы задержки 21,22 и 23, компаратор 24, регистр

25, элементы И 26-29.

Тактовый генератора с момента включения блока формирует на выходе импульсы стабильной частоты с периодом то, Счетчики 16 и 17 — обычные двоичные накапливающие счетчики с числом разрядов k и п-1 соответственно. Величины то и k выбираются так, чтобы период выходных импульсов счетчика 16 был равен

2

Коммутатор 18 при нулевом состоянии триггера 20 подключает выход счетчика 16 к первому (соединенному со счетным входом второго счетчика 17) выходу, а при единичном — к второму выходу. Триггер 20 это—

TS-триггер, вход которого соединен с выходом элемента И 29.

Компаратор 24 пропускает на выход импульс, поступающий на его стробирующий вход (с выхода элемента задержки 21), только при условии равенства содержимого N счетчика 17 и содержимого R регистра 25.

Этот регистр выполнен кольцевым, сдвиговым: импульс, поступающий на управляющий вход регистра, смещает его содержимое R на один разряд в сторону старших разрядов (на чертеже — влево). Содержимое старшего радряда перемещается при сдвиге в младший, правый разряд.

Блок 10 управления, показанный на фиг,2, выполняет после включения следующие действия (фиг,3), спустя время Тп = Т с момента включе ия формирует импульс на и-ом выходе (соединенном с управляющим входом индикатора 14) и с незначительной задержкой (достаточной для фиксации на индикаторе 14 выходного сигнала интегратора 8) — на и+2 выходе (соединенном с управляющим входом интегратора 8), спустя время Тп-1 = 2Tn после этого формирует аналогично описанному — импульсы на и-1-ом и n+2-ом выходах и т.д„пока не будут сформированы импульсы на втором и n+2 выходах. Спустя время Т, после этого (т.е. спустя время Т =2 " T> после включения блока) формируется импульс на первом и на n+3-ом выходах {соединенных с управляющими входами первого индикатора 11 и второго интегратора 9 соответственно), Кроме того, с момента включения блока и до появления импульса на и-ом его выходе блок поддерживает на

n+1 выходе адрес и-го фильтра 4 (двоичную кодовую комбинацию), а в промежутке меж5

55 ду импульсами на -ом и -1-ом выходах (i=n, п-1,...,3) — адрес 1-1-ro фильтра (i-1-го входа коммутатора 5), В исходном состоянии (сразу после включения) счетчики 16 и 17 и триггер 20 установлены в нуль, а в регистре 25 установлено двоичное число 00...01 (единица), являющееся адресом и-го фильтра 4 (это число равно числу периодов Тп, в течение которых интегрируется выходной сигнал данного фильтра).

Спустя время Тп появляется первый импульс на выходе счетчика 16, поступающий через коммутатор 18 на счетный вход счетчика 17, записывая в него единицу. Спустя время задержки элемента 21, этот импульс поступит на стробирующий вход компаратора 24 и пройдет на его выход, поскольку N =

R =1. Импульс с выхода компаратора 24 поступит на первые входы всех элементов И

26-29, но пройдет только через один из них — через элемент 26, на втором входе которого присутствует единичный сигнал с выхода первого {младшего) разряда регистра 25. Таким образом, формируется импульс спустя время Тп после включения блока íà его n-ом выходе. Спустя время задержки элемента 23

{оно должно быть достаточным для формирования импульса на и-ом выходе блока) счетчик 17 будет сброшен в нуль, на и+2-ом выходе блока (выходе элемента ИЛИ 19) будет сформирован импульс, а содержимое регистра 25 сместится на один разряд влево, т.е. получим R = 00...010 (два) — адрес п-1-ro фильтра 3.

Второй импульс с выхода счетчика 16 снова запишет единицу в счетчик 17, но не пройдет через компаратор 24, так как N=1, R=2,те. ЩR..

Третий импульс с выхода счетчика 16 увеличит на единицу содержимое счетчика

17 и пройдет через компаратор 24, так как теперь N = R =2, выполняя действия, аналогичные тем, которые выполнял предыдущий импульс с выхода компаратора 24:сформирует импульс на очередном выходе блока из группы выходов с и-го по первый в данном случае — на п-1-ом; сбросит в нуль второй счетчик 17; сдвинет на один разряд влево содержимое регистра 25; сформирует импульс на n+2-ом выходе блока.

Если первый импульс на выходе компаратора 24 появился спустя время Тп после включения блока управления, то второй появится спустя 2Тп после первого. Нетрудно видеть, что поскольку теперь будет установлено R=00...0100 (четыре), третий импульс появится на выходе компаратора спустя время 4ТП, четвертый — спустя 8Тг и т.д.

1698820

50

55 и-1-й импульс с выхода компаратора 24 сформирует импульс на выходе элемента И

29, установит. триггер 20 в единичное состояниее, а затем установит счетчик 17 и регистр

25 s исходное состояние (N =О, R =1). Спустя время Тп очередной импульс с выхода первого счетчика 16 пройдет через коммутатор

18 на первый выход блока управления, через элемент 22 — íà n+3-й выход блока управления, а также через элемент ИЛИ 19 на

era n+2-ой выход, Кроме того, этот импульс возвратит в исходное нулевое состояние триггер 20. Тем самь,м блок управления возвращается в исходное состояние и начинает следующий цикл формирования управляющих сигналов на своих выходах.

Индикаторы 11 — 14 могут быть идентичными, выполненными, например, как регистры памяти с цифровыми индикаторами.

Анализатор спектра работает следующим образом, В исходном состоянии индикаторы 11—

14, а также интеграторы 8 и 9 установлены в нуль, При этом выход первого фильтра 1 подключен к входу второго квадратора 7. С момента включения анализатора сигнал с выхода первого фильтра 1, пройдя через второй квадратор 7, интегрируется вторым интегратором 9, одновременно сигнал с n-ro выхода фильтра 4, пройдя через квадратор

6, интегрируется первым интегратором 8.

Спустя время Т,, достаточное для определения величины S, возникает импульс на и-ом выходе блока 10 управления, фиксирующий полученное значение S> на и-ом индикаторе 14, сразу после этого интегратор 8 сбрасывается в нуль и к входу квадратора 6 подключается выход и-1-го фильтра 3, благодаря изменению адреса, поступающего на адресный вход коммутатора 3 с и-1-го выхода блока 10, интегратора продол>кает интегрировать.

Спустя время Tr..-1 = 2 Т, достаточное для определения величины Sn-), появляется импульс на и-1-ом вчходе блока 10 управления, фиксируя полученное интегратором

8 значение S>-1 на и-1-ом индикаторе 13, импульс с и+2-ro выхода блока обнуляет интегратор 8, а изменившийся сигнал с и+1-го выхода блока управления обеспечивает подключение выхода и-2-ro фильтра к входу квадратора 6 и т.д, После того, импульсом с второго выхода блока 10 управления зафиксировано на втором индикаторе 12 значение Sz, э интегратор 8 сброшен в нуль, выходной сигнал на и+1-ом выходе управляющего блока cMQBB подключает выход иго фильтра 4 (через коммутатор 5) к входу квадратора 6, Спустя время Тп после этого (т.е. спустя время Т1= 2" Тп) блок 10 управ5

35 ления формирует импульс на первом выходе, фиксируя тем самым значения S1; полученное к этому времени на- выходе интегратора 9. Сразу после этого импульсы с и+2-го и n+3-го выходов блока 10 устанавливают оба интегратора 8 и 9 в исходное нулевое состояние и устройство начинает новый цикл определения энергетического спектра входного сигнала, Формула изобретения

, Анализатор энергетического спектра, содержащий пфильтров,,входы которых соединены с входом анализатора, коммутатор, информационные входы которого подключены к выходам всех фильтров за исключением первого, а выход коммутатора соединен через первый квадратор и первый интегратор с п индикаторами, о т л и ч а ю щ ий с я тем, что, с целью повышения быстродействия, в него дополнительно введены второй квадратор, второй интегратор, блок управления, при этом выход первого фильтра подключен через последовательно соединенные второй квадратор и второй интегратор к информационному входу первого индикатора, первые и выходы блока управления соединены с управляющими входами индикаторов, n+1 выход блока управления соединен с адресным входом коммутатора, n+2 выход — с управляющим входом первого интегратора, подключенного выходом к информационному входу каждого индикатора, кроме первого, а и+3 выход — с управляющим входом второго интегратора.

2.Анализатор поп,1, отл ича ю щийс я тем, что блок управления выполнен в виде первого и второго счетчиков, компаратора, коммутатора, элемента ИЛИ, триггера. первого, второго и третьего элементов задержки, регистра, и-1 элементов И и тэктоваго генератора, подключенного через первый счетчик к информационному входу коммутатора, управляющий вход которого соединен с выходом триггера, первый выход коммутатора соединен со счетным входом второго счетчика, а также через первый элемент задержки со стробирующим входом компаратора, второй выход соединен с первым выходом блока управления, а через второй элемент задер>кки — с первыми входами триггера и элемента ИЛИ, первая и вторая группы информационных входов компаратора подключены соответственно к кодовым выходам второго счетчика и регистра, а выход соединен с первыми входами всех элементов И. а также через третий элемент задержки к входу установки в "0" второго счетчика, к второму входу элемента ИЛИ и к

1698820

10 управляющему входу регистра, выход I-ro разряда которого (i=1,2,...n-1) соединен с вторым входом i-го элемента И, выход (n-1)ro элемента И соединен с вторым входом триггера, выход (n-1)-го элемента И (i= 2,3„... и) является 1-м выходом блока управления, кодовый выход регистра и+1 выходом блока, выход элемента ИЛИ вЂ” n+2 выходом, а выход второго элемента задержки — n+3 выходом

5 блока управления.

Прием юа

ЮМБА/T5p3/

ИОИРл06: 4

Составитель В,Величкин

Редактор Ю.Середа Техред M Ìoðãåíòàë Корректор Э.Слиган

Заказ 4393 Тираж Подписное

ВКИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород; ул.Гагарина, 101