Способ прекращения операции деления

Авторы патента:

G06F7/52 - для умножения; для деления (G06F 7/49,G06F 7/544- G06F 7/556 имеют преимущество)

174436

Риг 1

Составитель Е. В. Голова

Редактор Л. А. Утехина Техред Т. П. Курилко

Корректор О. Б. Тюрина."аказ 599,14 1нраж 975 Формат бум. 60+90 /8 Объем 0,16 изд, л, Ц на 5 коп.

ЦНИИГгИ Государственного комитета по делам изобретений и открытий СССР

Москва, Центр, пр. Серова, д. 4

Типография, по. Сапунова, 2 сложения прямых и дополнительных чисел, от гичающийся тем, что, с целью получения единого признака прекращения деления B случаях, когда оно неосуществимо, в момент из рп чаС пуска вычислительного устройства на вход младшего разряда сумматора от пускового триггера подают положительный импульс, записывающий в нем корректирующую единицу.

Похожие патенты:

Устройство деления // 170757

Цифровое арифметическое устройство // 170213

Устройство деления // 166171

Патент 157839 // 157839

Устройство умножения // 146604

Способ выполнения операции деления // 145069

Устройство для получения частного от деления двух последовательностей импульсов // 130688

Устройство для умножения // 129390

Способ параллельного умножения в цифровых вычислительных машинах и устройство для осуществления способа // 126668

Способ построения схемы управления умножением // 125080

Оптический цифровой страничный умножитель с плавающей точкой // 2137179

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Устройство для выполнения операций умножения-сложения с упакованными данными // 2139564

Устройство для умножения чисел по модулю // 2143723

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Реконфигурируемый асинхронный сумматор-умножитель // 2159464

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Быстродействующее множительное устройство для умножения цифровых сигналов на периодические сигналы // 2180760

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Устройство для умножения по модулю пять // 2181904

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Умножитель на нейронах // 2249845

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Делитель на нейронах // 2249846

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Устройство для умножения чисел в коде "1 из 4" // 2251144

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Целочисленное умножение высокого порядка с округлением и сдвигом в архитектуре с одним потоком команд и множеством потоков данных // 2263947

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции