Цифроаналоговая следящая система

 

Изобретение относится к системам автоматического регулирования и может быть использовано при проектировании цифроаналоговых следящих систем и приборов автоматики. Цель изобретения - повышение точности работы при низкой частоте смены управляющей информации. Поставленная цель достигается тем, что введение блока 5 .выработки приращения ступеньки за такт, дифференциального усилителя 6, сумматора 7 шести ключей 22, 23, 26- 29, двух запоминающих конденсаторов 24, 25, резистора фильтра 19, зарядного резистора 21, блока 31 выделения первого тактового интервала и блока 32 определения знака задаваемой скорости позволяет повысить точность за счет компенсации ступенчатости характеристики управляющего сигнала на выходе преобразователя цифра-аналог точного отсчета. 5 ил. Uon (Л

C0IO3 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (1Ю (И) А 1

{51)5 G 0 В 11 О1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4675726/?4 (22). 11.04.89 (46) 23. 12,91. Бюл. Л" 47 (72) Е.В.Архангельский, В.Н.Бродовский, А.A.Çàìáðæèöêèé, Н.А.Иуратова, Т.В.Петухова, Г.-В.А.Свицын и Ю.Н.Семенов (53) 62-50(088.8) (56) Авторское свидетельство СССР

V 826274, кл. G 05 В 15/02, 1981.

Авторское свидетельство СССР

N 1631517, кл. G 05 B 11/01, 14.10.88. (54) ЦИФРОАНАЛОГОВАЯ СЛЕДЯЩАЯ СИСТЕИА (57) Изобретение относится к системам автоматического регулирования и может быть использовано при проекти2 ровании цифроаналоговых следящих систем и приборов автоматики, Цель изобретения - повышение точности работы при низкой частоте смены управляющей информации. Поставленная цель достигается тем, что введение блока

5 выработки приращения ступеньки за такт, дифференциального усилителя 6, сумматора 7, шести ключей ?2, 23, 2629, двух запоминающих конденсаторов

24, 25, резистора фильтра 19, зарядного резистора 21, блока 31 выделения первого тактового интервала и блока 32 определения знака задаваемой скорости позволяет повысить точность за счет компенсации ступенчатости характеристики управляющего сигнала на выходе преобразователя цифра-аналог точного отсчета. 5 ил.

1700536

И зобретение относится к системам автоматического регулирования и может быть использовано при проектировании цифроаналоговых следящих

5 систем и приборов автоматики, Цель изобретения - повышение точности работы системы при низкой частоте смены управляющей информации.

На фиг. 1 представлена блок-схема цифроаналоговой следящей системы, на иг.2 и 3 — временные диаграммы сигалов, поясняющие работу устройства, >а фиг. 4 и 5 - примеры практической >еализации блока выработки приращения 15 тупеньки эа такт, блока выделения ервого тактового интервала, блока определения знака задаваемой скорости.

Предлагаемая цифроаналоговая следящая сис reMa содержит входной регистр 1 кода заданного углового поло>нения, имеющий выход тактовой часто1.ь> и выходы разрезов параллельного

1ода, преобразователи цифра-аналог грубого 2 и точного 3 отсчетов, кор- 25 ектор 4 кода точного отсчета блок выработки приращения ступеньки за

1акт,дифференциальнь>й усилитель б с

><оэффициентом усиления К =

--Т 30

l и<

1-е сумматор 7, блок 8 выделения ошибки точного отсчета, блок 9 выделения ошибки грубого отсчета, селектор 10 ошибки, усилитель 11, двигатель 12, редуктор 13, нагрузку 14, потенциометр 15 грубого отсчета, первый потенциометр 16 точного отсчета, нулеВое положение которого совпадает с нулевым положением потенциометра 15 грубого отсчета, второй потенциометр 17 точного отсчета,. нулевое положение которого развернуто на 180 по отношени:.в к нулевому положению первого потенциометра 16 точного отсчета, коммутатор 18 потенциометров точного отсчета, резистор 19 фильтра, повторитель 20, зарядный резистор 21, первый 22 и второй 23 переключатели, первый 24 и второй 25 запоминан>щие конденсаторы, третий 26, четвертый

27, пятый 2Р и шестой 29 переключатепи, анализатор 30 кода точного отсче> а, блок 31 выделения первого тактового интервала, блок 32 определения знака задаваемой скорости, источник опорного напряжения с выводами 0 р минус Uo» /2 и плюс U„» /2, формиро40

55 ватель 33 гладкого аналогового управляющего сигнала точного отсчета, Блок 5 выработки приращения ступеньки эа такт (фиг,4) состоит из

D-триггера 34 работающего в режиме одноразрядного счетчика, инвертора 35, двух зарядных резисторов 36 и 37, двух элементов памяти на емкостях )8 и

39, двух переключателей 40 и 41, двух входных резисторов 42 и 43, пов> торителя 44 и суммирующего усилителя 45.

На фиг. 5 приведен пример практической реализации блока 3 1 выделения первого тактового интервала после переключения потенциометров 16 и 17 обратной связи точного отсчета. В его состав входят первый D — триггер

46, логическая схема ИСКЛЮЧИЮЩЕЕ

ИЛИ 47, инвертора 48 и 49 и второй

D-триггер 50.

Выходной параллельный код вхолного регистра 1 разбит на две группы кодов. Группа старших разрядов кода образует код грубого отсчета, группа младших разрядов - код точного отсчета. Разбивка осуществлена таким образом, что отношение цены- в угловой мере старшего разряда кода грубого отсчета к цене в угловой мере старшего разряда кода точного отсчета численно равно передаточному отношению редуктора 13 между его валом грубого отсчета и валом точного отсчета.

Система работает следующим образом.

Кода заданного углового положения с выхода регистра 1, разбитый на группы кода грубого и точного отсчетов, поступает на соответствующие разрядные входы преобразователей цифра-аналог грубого 2 и точного 3 отсчетов. Запись информации осуществляется импульсами тактовой частоты. Аналоговый ступенчатый сигнал с выхода преобразователя 2 поступает на вход блока 9., на второй вход которого поступает сигнал с движка потенциометра 15. Сигнал ошибки грубого отсчета с выхода блока 9 поступает на вход селектора 10, где анализируется его абсолютная величина. При больших углах начального рассогласования эта величина превышает заранее заданную пороговую величину и по результату их сравнения к входу усилителя 11 подключается выход блока 9, т.е. на

1700536 вход усилителя поступает ошибка грубого отсчета. Следящая система рабо-. тает в режиме слежения по грубому каналу. Сигнал ошибки, усиленный усилителем 11, поступает на двигатель 12, который, отрабатывая ошибку рассогласования, разворачивает через редуктор 13 нагрузку 14 и потенциометры обратной связи грубого

15 и точного 16 и 17 отсчетов в сторону уменьшения ошибки грубого отсчета. При уменьшении ее до порого-. вой величины, установленной в селекторе 10, селектор отключает от входа усилителя 11 выход блока 9 и подключает к его входу выход блока 8. Следящая система переходит в режим слежения по точному каналу. В этом режиме управляющий двоичный код точного отсчета с выхода регистра 1 (сигналы а,б,в,г, фиг.2). поступает на соответствующие разрядные входы преобразователя 3, причем старший разряд кода точного отсчета 25 (сигнал r, фиг.2) поступает через корректор 4,представляющий собой управляемый инвертор. Сигнал управления корректором кода точного отсчета 4 вырабатывается анализатором 30, 30 представляющим собой логическую схему ИСКЛЮЧАЮЩЕЕ ИЛИ, на входы которой подаются сигналы двух старших разрядов кода точного отсчета (сигналы в,г, фиг.2). На выходе анализатора 30 образуется сигнал (сигнал д, фиг.2), который управляет одновременно работой корректора 4, работой коммутатора 18 и переключателей 22, 23, 26 и 27. Сигналы старшего разряда 40 кода точного отсчета (сигнал r, фиг.2) преобразуются корректором 4 в сигнале, поступающий на вход старшего разряда преобразователя 3, таким образом, что при высоком уровне I 45 сигнала ц сигнал г проходит через корректор 4 без изменения,а при низком уровне сигнала f происходит инверсия сигнала, 3ф

График U> (тонкая линия) соответствует зависимости выходного сигнала преобразователя 3 при отсутствии корректора 4 и управляющем воздействии на выходе Регистра 1, меняющемся с постоянной скоростью. Режим слеже" ния с постоянной скоростью позволяет наиболее наглядно пояснить работу следящей системы.

При наличии корректора 4 в цепи старшего разряда кода точного отсчета сигнал на выходе преобразователя 3 имеет вид, изображенный на графике жирной линией.

Сигнал на выходе коммутатора 18, управляемого сигналом ), выхода анализатора кода точного отсчета при слежении с постоянной скоростью вращения нагрузки имеет вид, иэ6браженный на фи г . 2, 1) <8 — жирная линия. Графики U g и U)7 на фиг. 2, изображенные тонкой линией, показывают зависимости выходных сигналов потенциометров 16 и 17 от угла поворота с учетом разворота их нулевых положений относительно друг друга на угол 180 . Взаимное расположение графика U<, сигнала на выхоре коммутатора 18, и графика U, сигнала на выходе преобразователя 3, изображено для случая рассогласования, равного нулю.

Ступенчатый управляющий сигнал точного отсчета ц с выхода преобразователя 3 одновременно поступает на вход блока 5, на управляющий вход которого с выхода тактовой частоты регистра 1 поступают импульсы тактовой частоты, а на вход интегрирующего звена, образуемого резистором !9 и конденсатором 24, верхняя обкладка которой .через нормально замкнутый контакт ключа 22 соединена с резистором 19, а нижняя обкладка конденсатора 24 через размыкающие контакты пе" реключателей 27 и 29 подключена к вы» воду источника опорного напряжения с потенциалом минус ц р /2. Блок 5 выработки приращения ступеньки за такт, усилитель 6, сумматор 7, резистор 19, повторитель 20, резистор ?1, переключатели 22 и 23, первый 24 и второй

2С .запоминающие конденсаторы, третий 26, четвертый 27, пятый 28 и ше- стой 29 переключатели образуют формирователь 33 гладкого аналогового управляющего сигнала точного отсчета °

На выходе формирователя 33 (выход сумматора 7) формируется гладкий сигнал таким образом, что. величина его в дискретные моменты времени, соответствующие моменту смены информации, совпадает с величиной ступенчатого сигнала в этот момент времени на выходе преобразователя 3.

1700536 формироватег!ь 33 представляет собой управляемый сглаживающий фильтр с компенсацией зайаздывания, вносимого интегрирующим звеном, образуемым резистором t9 и поочередно подключа5 емыми переключателями 22, 23, 26 и

27 и конденсаторами 24 и 25.

Управление работой формирователя

33 осуществляется сигналами анализа,тора 30, который вырабатывает сигнал

,управления коммутатором 18, переклю чающим потенциометры 16 и 1 1, сигна-!

;лами блока 31 после переключения ! потенциометров 16 и 17 и сигналами блока 32.

Блок 3 1, вырабатывает сигнал в виде импульса, существующего только в течение первого тактового интервала после переключения потенциометров 16 и 17.

Блок 32 вырабатывает сигнал, имеющий два низкий или высокий уровня в зависимости от направления вращения, задаваемого цифровым управляющим воз- 25 действием на выходе регистра 1.

Рассмотрим процесс формирования гладкого аналогового управляющего .воздействия точного отсчета формирователем 33. 30

Так как точное значение управляющего воздействия в ступенчатом сигнале на выходе преобразователя 3 существует только в момент смены

Информации, то ступенчатый сигнал

Может быть представлен алгебраической суммой (разностью) двух сигналов: полезного непрерывного сигнала, значение которое в моменты смены информации совпадают с значением ступень- > ки в данный момент и помехи, изменяющейся по треугольному периодическому закону с тактовой частотой и амплитудой, равной приращению ступенчатого сигнала за такт. Следовательно, функция формироватег!я 33 заключается s фильтрации составляющей помехи ступенчатого сигнала и передачи на его выход полезного непрерывного . сигнала.

50 !

Эта задача выполняется следующим обра зом.

При коммутации датчиков 16 и 17 и управляемых переключателей 22, 23, 26, 27, 28 и 29 изображенный на фиг.1 ступенчатый сигнал с выхода преобразователя 3 сглаживается ин.тегрирующим звеном, образуемым резистором 19 и первым запоминающим конденсатором 24; коэффициент подавления помехи в ступенчатом сигнале определяется постоянной времени фильтра Р

= Р<,! С . Сглаженный сигнал на выходе интегрирующего фильтра будет иметь запаздывание по отношению к полезной непрерывной составляющей ступенчатого входного сигнала, в результате чего амплитуда сглаженного сигнала в каждый момент времени будет меньше по сравнению с амплитудой полезной составляющей ступенчатого сигнала на величину QU.

Величина Ь U пропорциональна величине приращения ступенчатого сигнала за такт обмена информации д-0 т, зависит от постоянной времени фильтра ь и периода тактовой л частоты смены информации Т и определяется в установившемся режиме соотношением 0ст

hU =

--"т — е где d, U — величина, на которую уменьшена амплитуда сгла женного сигнала по сравнению с полезной непрерывной составляющей ступенчатого сигнала;

М т- приращение ступеньки эа такт; л

- пОстоянная времени интегрирующего звена, образуемого резистором 19 и кон. денсаторами 24 и 25, Т - период актовой частоты регистра 1.

Сглаженный сигнал с выхода интегрирующего звена через повторитель 20 поступает одновременно на один из входов сумматора 7 и через резистор

21 и размыкающий контакт переключателя 23 на запоминающий конденсатор

25, вторая обкладка которого через размыкающий контакт переключателем

26 подключена к нулевой шине источника питания. Запоминающий конденсатор 25 при данной коммутации выполняет функцию элемента памяти. Он запоминает и отслеживает величину сглаженного сигнала на выходе интегрирующего звена (Р<,, С д).

Сигнал приращения ступенчатого сигнала за такт ЬИ„, равный раз1700536

1Î выходе усилителя 6 образуется сиг1 ч нал gU = 1 ст р" вныи

--,т

1-е как раз той величине, на которую уменьшена амплитуда сглаженного сигнала на выходе интегрирующего звена по сравнению с амплитудой полезной непрерывной составляющей ступенчатого сигнала. Другими словами на выходе усилителя 6 формируется сиг- 25 нал компенсации запаздывания, вносимого интегрирующим звеном в полезную составляющую сигнала Бз. Этот сигнал поступает на второй вход сумматора 7. Управляющий .сигнал точного отсчета образуется на выходе сумматора 7 как сумма сглаженного интегрирующим звеном ступенчатого сигнала и сигнала компенсации запаздывания, вносимого этим фильтром. Этот сигнал с высокой ступенью точности будет совпадать с полезной непрерывной составляющей ступенчатого сигнала,на выходе преобразователя 3.

Управляющий сигнал точного отсче- 40 та с выхода сумматора 7 поступает на первый вход блока 8, на второй вход которого через размыкающий контакт коммутатора 18 поступает сигнал обратной связи с потенциометра 16. 45

Сигнал ошибки точного отсчета с выхода блока 8 через селектор 10 и усилитель 11 поступает на вход двигателя 1?, Двигатель через редуктор 13 поворачивает нагрузку 14 и потенциометры 16 и 17 в сторону уменьшения рассогласования и отраба» тывает его с заданной точностью.

При смене выходного сигнала анализатора 30 и корректировке с по- . мощью корректора 4 входного кода преобразователя 3, одновременно происходит скачкообразное уменьшение напряжения U+ на выходе пре50 ности текущего и предыдущего значений ступенчатого сигнала, с выхода блока 5 поступает на первый вход усилителя 6. В усилителе 6 из него

5 вычитается сигнал, поступившии на его второй вход с выхода переключателя 29 (только в течение первого тактового интервала после переключения потенциометров 16 и 17 и скач-! ке напряжения U>) и усиливается по

1 напряжению в К = раз. На — т

1-е образователя 3 на величину, равную половине опорного напряжения, переключение потенциометров 16, и 17 и переход переключателей 22, ?3, 76

27 в состояние, противоположное изображенному на фиг.1. В этом случае ступенчатый сигнал точного отсчета U сглаживается интегрирующим звеном, образуемым последовательной цепью из резистора 19, замкнувшегося замыкающего контакта переключателя 22 и запоминающего конденсатора 25,. вторая обкладка которого через замкнувшийся замыкающий контакт переключателя 27 и размыкающий контакт переключателя

29 подключается к выводу источника опорного напряжения с напряжением, равным половине опорного напряжения отрицательной полярности. Подключение второй обкладки запоминающего конденсатора 25 к потенциалу, равному половине опорного отри цатеп ьной поляр" ности, обеспечивает одновременное с U скачкообразное уменьшение сигнала на выходе интегрирующего звена (на запоминающем конденсаторе 25, который до момента переключения помнил значение сглаженного сигнала на выходе интегрирующего звена

Р19, С24). Резистор 21, подключившийся через замкнувшийся замыкающий контакт переключателя 23 к запоминающему конденсатору 24, вто- рая обкладка которого через замкнувшийся замыкающий контакт переключа" теля 26 подключилась к нулевой шине, в этом случае играют роль элемента памяти. Конденсатор 24 запоминает и отслеживает величину сглаженного сигнала на выходе интегрирующего звена Р19, С25. ! . При изменении знака задаваемой скорости блок 32 меняет уровень сигнала на своем выходе на противоположный., Этот сигнал переводит пере" ключатель 29 в состояние, противоположное изображенному на фиг.1, в результате чего вторая, обкладка конденсатора интегрирующего фильтра подключается к выволу источника опорного напряжения с потенциалом, равным половине опорного напряжения положительной полярности, так как скачки напряжения И>, 0 6 и U т в этом случае будут происходит в сторону увеличения сигнала.

50 (l

170053

Особенность работы Формирователя

33 в ус гройстве состоит в том, что при смене выходного сигнала анализатора 30 (при переключении потенциометра 16, 17 и корректировке вхора кода преобразователя 3) образуется дополнительный скачок выходного напряжения преобразователя 3, направленный против текущих скачков сту пенчатого сигнала, определяемых зна ком заданной скорости, и равный по величине половине опорного напряже

|, ния, запитывающего потенциометрь

> 16 и 17 и преобразователь 3. Этот скачок выходного напряжения преоб разователя 3. должен быть передан на вход блока 8 через Формирователь

1 33 без изменения, так как на второй

, вход блока 8 одновременно с вь хода

, коммутатора 18 поступает точно та кой же скачок напряжения при коммутации выходных сигналов потенцио метров 16 и 17, и только в этом случае не будет нарушений непрерыв- 25 ности в выдаче выходного сигнала рассогласования с выхода блока 8, Для формирования указанного скачка выходного сигнала формирователя ,, 33 к входам его переключателя 29

, подведены половинные значения опорн ! ного напряжения разных полярностеи

,то или иное из которых в зависимо сти от направления скачка, определя емого знаком зацанной скорости,подключается через переключатель 27 к вторым обкладкам конденсаторов 24 и 25.

Как отмечалось выше, блок 5 вырабатывает сигнал Ьц „путем вычитания из текущего значения ступеньки,су ществующего в момент прихода импульса тактовой частоты значения ступеньки, существовавшего в предыдущий такт. При постоянной скорости изменения цифрового управляющего воздействия на выходе регистра 1 и постоянной тактовой частоте величина приращения ступеньки за такт будет постоянной, а знак приращения будет определяться знаком заданной скорости. При скачке выходного напряжения Uq преобразователя 3 в выходном сигнале блока

5 образуетСя также дополнительный скачок напряжения, имеющий знак противоположный знаку приращения

55 ступеньки за такт Q И, и равный по величине половине опорного напряжения. Этот скачок напряжения будет существовать в выходном сигнале 5 устройства в течение только первого такта сразу после скачка выходного напряжения U преобразователя 3. Поскольку при постоянной скорости изменения управляющего воздействия на выходе регистра

1 и постоянной тактовой частоте приращение ступеньки за такт величина постоянная, указанный скачок не должен проходить на выход Формирователя 33 (на выход сумматора 7) .

Компенсация скачка в сигнале при-. ращения ступеньки за такт осущест» вляется с помощью переключателя 28, на управляющий вход которого с выхода блока 31 поступает сигнал в виде импульса, существующего только в течение первого тактового интервала после смены информации на выходе анализатора 30 (после переключения потенциометров 16 и 17). Переключатель 28 замыкается и подает на второй вход усилителя 6 сигнал с переключателем 29, равный по величине половине опорного напряжения, такого знака, чтобы был скомпенсирован скачок напряжения в выходном сигнале блока 5;

На фиг. 3 представлены графики сигналов на выходах блоков 3 5, 6, 7, 19 и 28, поясняющие работу формирователя 33 при постоянной скорости изменения управляющего цифрового воздействия на выходе регистра 1. На Фиг,3 q изображены сигнал на выходе преобразователя 3 и сигнал на выходе интегрирующего звена

Формирователя 33 . На фиг.3 5 изображен сигнал на выходе-блока 5.

На фиг.3 8 показан сигнал на выходе переключателя 28. На Фиг.3ÿ изображен сигнал компенсации запаздывания, вносимого интегрирующим фильтром, формируемый на выходе усилителя 6.

На фиг .3 ф изображен гладкий аналоговый управляющий сигнал точного отсчета, формируемый на выходе формирователя 33 (сумматора 7), поступающий на первый вход блока 8..

Блок 5 выработки ступеньки за такт работает следующим образом.

Управляющий С-вход D-триггера соединен с выходом тактовой частоты регистра 1, выход, триггера соединен с управляющими входами переключателей 40 и 4 1 и переключает их состояние на противоположное. Текущий ступенчатый сигнал с выхода

1700536 преобразователя 3 поступает одновременно на вход инвертора 35 и один из.входов усилителя 45. Инвертированный сигнал с выхода инвертора

35 через резистор 37 заряжает емкость 39, которая запоминает теку- . щее инвертированное значение ступеньки. В этот же момент сигнал ступеньки, существовавший в предыдущий тактовый интервал и запомненный емкостью 38, через резистор 42 и повторитель 44 поступает на второй вход усилителя 45. На выходе усилителя 45 образуется разность зна- 15 чений ступеньки в текущий и предыдущий тактовые интервалы, т.е. вырабатывается сигнал приращения ступеньки за такт.

В следующий такт обмена емкость

38 будет запоминать инвертированное текущее значение ступеньки, заряжаясь через резистор 36, а емкость

39 через резистор 43 и повторитель

44 будет выдавать предыдущее значе- 2 ние ступеньки на вход усилителя 45, на второй вход которого поступит новое текущее значение ступеньки. Сигнал с выхода усилителя 45 является выходным сигналом блока 5, 30

Блок 31 выделения первого такто" вого интервала работает следующим образом. На выход D-триггера 46 поступает сигнал с выхода анализатора 30 кОда точнОГО Отсчета (кривая 1) на

С-вход сигналы тактовой частоты с выхода тактовой частоты входного регистра 1 (кривая 2). На выходе триггера 46 (кривая 3) устанавливается уровень сигнала кривой 1 по положи- 40 тельному фронту сигнала, на его С-входе, в результате чего на выходе логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 47 устанавливается сигнал - кривая 4.

его инверсия (кривая 5) с выхода инвертора 48 поступает на приоритетный иверсный S-exop, D-триггера 50 и устанавливает его выход в положение логической единицы - высокий уровень — дО мОмента прихОда положи» тельного фронта от следующего инвертированного импульса тактовой частоты (кривая 6) с выхода инвертора 49, который при наличии на

D-входе (кривая 4) низкого уровня обнуляет этот триггер. В резуль тате на его выходе (кривая 7) Образуется сигнал длительностью в один тактовый интервал, передний фронт которого совпадает с каждым фронтом сигнала с выхода анализатора

30 переключающего потенциометры

16 и 17. Этот сигнал является выходным сигналом блока 31 и он управляет работой переключателя 28, В качестве блока 32 может быть

;использован D-триггер, на D-вход которого подается выход разряда регистра 1 с ценой, равной половине цены старшего разряда кора точного отсчета, график изменения которого показан кривой Э на фиг.2.

Hs С-вход этого триггера подается сигнал с выхода блока 31 (кривая 7 на фиг.5). Из графиков Бз (рис.2), кривых Ч и ь (фиг.2) . следует, что при изменении задающего кода - угла на выходе регистра 1 в сторону увеличения (положительный знак задаваемой скорости) первый тактовый интервал непосредственно после скачка графика Ug, связанного с переключением обратной связи с потенциометра 16 на потенциометр 17 (график или, наоборот, совпадает со значением логической единицы на выходе графика g (фиг.2). При изменении знака задаваемой скорости на противоположный (движение по графику Ug к началу координат) первый тактовый интервал после вышеуказанных скачков совпадает с нулевым логическим значением сигнала на графике фиг.2.

Отсюда следует, что для определения знака задаваемой скорости достаточ" но по установлению значения поданного разряда на вход П-триггера (кривая 2) подать положительный фронт сигнала блока 31 (кривая 7, Фиг ° 5)B этом случае полярность выходного сигнала D-триггера будет свидель-, ствовать о знаке задаваемой скорости.

Формула изобретения

Цифроаналоговая следящая система, . содержащая блок выделения ошибки грубого отсчета, блок выделения ошибки точного отсчета, входной регистр кода заданного углового положения, корректор кода точного отсчета, анализатор кода точного отсчета, преобразователь цифра-аналог грубого отсчета, разрядные входы которого соединены с выходами группы старших раз1700536 рядов кода входного регистра, образующих код грубого отсчета, преобразователь цифра-аналог точного отсче- та, старший разряд которого через корректор кода точного отсчета, а остальные непосредственно соединены с выходами группы младших разрядов

; входного регистра, образующих код

;точного отсчета, выход тактовой частоты входного регистра соединен с входами разрешения записи преобразователей цифра-аналог грубого и точ,ного отсчетов, выходы двух старших ,.разрядОВ КОда тОчнОГО Отсчета ВхОдно,го регистра соединены с входами ана,, .пизатора кода точного отсчета, выход, которого соединен с управляющим входом корректора кода точного от,счета, селектор ошибки, первый вход которого соединен с выходом блока выделения ошибки грубого отсчета,,Второй вход соединен с выходом блока, выделения ошибки точного отсчета,. усилитель и двигатель, вход которо- 25 ro через усилитель соединен с Выходом селектора ошибки, редуктор, нагрузку, потенциометр грубого отсчета„ первый и второй потенциометры точного отсчета, соединенные механически с измери- 0 тельным валом точного отсчета редуктора, входной вал которого соединен с валом двигателя, выходной вал редуктора соединен с нагрузкой, а измерительный вал грубого отсчета редуктора - с потенциометром грубого отсчета, выход которого подключен к первому входу блока выделения ошиб-; ки грубого отсчета, второй вход ко- торОГО сОединен с ВыхОдОм преобра 40 зователя цифра-аналог грубого отсчета, коммутатор потенциометров точного отсчета, размыкающий контакт которого соединен с выходом первого потенциометра точного отсчета, за- 45 мыкающий контакт коммутатора потенциометров точного отсчета соединен с выходом .второго потенциометра точного отсчета, управляющий вход коммутатора подключен к выходу анализатора кода точного отсчета, а Выход соединен с первым входом блока выделения ошибки точного отсчета, при этом входы питания преобразователей

Цифра-аналог грубого и точн Отсче- 5 тов, входы питания потенциометров грубого и точного отсчетов подключены к источнику опорного напряжения, отличающаяся тем, что, с целью повышения точности работы системы при низкой частоте смены управляющей информации, в нее введены блок выработки приращения ступеньки за такт, дифференциальный усилитель с

1 коэффициентом усиления К = — т

1-е сумматор, шесть переключателей, резистор Фильтра, зарядный резистор, ° два запоминающих конденсатора, блок выделения первого тактового интервала, блок определения знака задаваемой скорости, повторитель, вход которого соединен с подвижным контактом первого переключателя и, через резистор фильтра - с выходом преобразователя цифра-аналог точного отсчета, первый вход, сумматора через дифференциальный усилитель соединен с выходом блока выработки приращения ступеньки за такт,, первый управляющий вход которого соединен с выходом тактовой частоты входного регистра кода заданного углового положения, второй управляющий вход блока выработки приращения ступеньки за такт соединен с Выходом преобразователя цифра-аналог точного отсчета, выход повторителя соединен с вторым входом сумматора, выход которого соединен с вторым входом блока выделения ошибки точного отсчета, выход повторителя подключен через зарядный резистор к подвижному контакту второго переключателя, замыкающий контакт которого подключен к размыкающему контакту первого переключателя и одной из обкладок первого запоминающего конденсатора размыкающий контакт второго переключателя подключен к замыкающему контакту первого переключателя и к одной из обкладок второго запоминающего конденсатора, другая обкладка первого запоминающего конденсатора соединена с замыкающим контактом третьего переключателя и размыкающим контактом четвертого переключателя, другая обкладка второго запоминающего конденсатора соединена с замыкающим контактом четвертого переключателя и с размыкающим контактом третьего переключателя, подвижный контакт которого соединен с общей шиной питания, управляющие входы первого, второго, третьего и четвертого переключателей подключены к выходу анализатора кора

1700536 точного отсчета, подвижный контакт пятого переключателя связан с подвижными контактами четвертого и шестого переключателей, замыкающий контакт пятого переключателя связан с вторым входом дифференциального усилителя, замыкающий контакт шестого переключателя соединен с отрицательным выводом источника опорного напряжения, с напряжением, равным половине опорного, замыкающий контакт шестого переключателя соединен с положительным выводом источника опорного напряжения, с напряжением, равным половине опорного, управляющий вход шестого переключателя соединен с выходом блока определения знака задаваемой скорости, первый вход которого подключен к выхолу разряда кода точного отсчета входного регистра, имеющего цену, равную половине цены старшего разряда кода точного отсчета входного регистра, второй вход блока определения знака задаваемой скорости .подключен к выходу блока выделения vepaoro тактового интервала и управляющему входу пятого переключателя, выход тактовой частоты входного регистра соединен с первым входом блока выделения первого тактового интервала, второй вход которого связан с выходом анализатора кода точного отсчета.

3700536

1700536

1700 36

Гоставитель С,Никишов

Техред А.Кравчук, Корректор С.Ыекмар

Редактор M.ßHêîâè÷

Заказ 4467 тираж Подписное

ВНИИПИ Госудврственного комитета по изобретениям и открытиям при ГКНТ СССР

113935, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæroðîä, ул,Гагарина, 191