Мультимикропрограммная управляющая система с контролем и восстановлением

 

Изобретение относится к вычислительной технике и может быть использовано в качестве управляющей подсистемы в высокоимпедансных системах контроля и управления сбором и обработкой информации. Цель изобретения - повышение отказоустойчивости системы за счет восстановления работоспособности блоков микропрограммного управления при сбоях и отказах. Система содержит постоянные запоминающие устройства микрокоманд и микропрограмм, группу блоков микропрограммного управления, блок формирования адреса, блок синхронизации, первый регистр адреса, регистр микрокоманд, второй регистр адреса, буферный регистр микрокоманд , группу буферных регистров начальных адресов микропрограмм, третий регистр адреса, регистр управления записью , регистр управления считыванием, регистр блокировки, регистр ошибки, первый и второй счетчики, первый и второй триггеры, первый и второй мультиплексоры, дешифратор, блок дешифраторов, сумматор , узел сравнения, первый, второй и четвертый блоки коммутаторов, группу блоков коммутаторов микроопераций, второй блок коммутаторов, с первой по девятую группы элементов И, две группы элементов ИЛИ, сумматор по модулю два с первого по третий , элементы И с первого по шестой элементы ИЛИ, элемент ИЛИ-НЕ, элемент НЕ. одновибратор. Повышение отказоустойчивости системы происходит за счет обеспечения возможности восстановления работоспособности блоков микропрограммного управления нижнего уровня при отказах и сбоях за счет использования естественной структурной и временной избыточности , обусловленной наличием копий всех микропрограмм нижнего уровня и простоями запоминающего устройства микропрограмм , и результатов контроля работы блоков микропрограммного управления. 9 ил. Ј 1 О N Ј vj

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННО КОМИТЕТ

IlO ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4496955/24 (22) 19.10.88 (46) 07.01.92. Бюл. М 1 (72) В,С.Харченко, С.Б.Кальченко, Е.В.Пугач, Г.Н.Тм мон ь кин, В.П.Улитенко и С.H.Òêà÷åíêî (53) 681.325 (088.8) (56) Авторское свидетельство СССР

hh 1133594, кл. G 06 F 9/22, G 06 F 11/00, 1984.

Авторское свидетельство СССР

И 1241244, кл. G 06 F 15/46, 1986. (54) МУЛЬТИМИКРОПРОГРАММНАЯ УПРАВЛЯЮЩАЯ СИСТЕМА С КОНТРОЛЕМ И

ВОССТАНО ВЛ Е Н И Е М (57) Изобретение относится к вычислительной технике и может быть использовано в качестве управляющей подсистемы в высокоимпедансных системах контроля и управления сбором и обработкой информации.

Цель изобретения — повышение отказоустойчивости системы за счет восстановления работоспособности блоков микропрограммного управления при сбоях и отказах. Система содержит постоянные запоминающие устройства микрокоманд и микропрограмм, группу блоков микропрограммного управления, блок формирования адреса, блок синхронизации, первый регистр адреса, регистр микрокоманд, второй

Изобретение относится к вычислительной технике и может быть использовано в качестве управляющей подсистемы в высокоимпедансных системах контроля и управления сбором и обработкой информации.

Целью изобретения является повышение отказоустойчивости системы, за счет

„„5U,, 1704147А1 (st)s G 06 F 9/22, 9/00, 11/00 регистр адреса, буферный регистр микрокоманд, группу буферных регистров начальных адресов микропрограмм, третий регистр адреса, регистр управления записью, регистр управления считыванием, регистр блокировки, регистр ошибки, первый и второй счетчики, первый и второй триггеры, первый и второй мультиплексоры, дешифратор, блок дешифраторов, сумматор, узел сравнения, первый, второй и четвертый блоки коммутаторов, группу блоков коммутаторов микроопераций, второй блок коммутаторов, с первой по девятую группы элементов И, две группы элементов ИЛИ, сумматор по модулю два с первого по третий, элементы И с первого по шестой элементы ИЛИ, элемент ИЛИ-НЕ, элемент НЕ, одновибратор. Повышение отказоустойчивости системы происходит за счет обеспечения возможности восстановления работоспособности блоков микропрограммного управления нижнего уровня п ри отказах и сбоях за счет использования естественной структурной и временной иэ- в быточности, обусловленной наличием копий всех микропрограмм нижнего уровня и простоями запоминающего устройства микропрограмм, и результатов контроля работы блоков микропрограммного управления.

9 ил. Ф. восстановления работоспособности блоков микропрограммного управления при сбоях и отказах.

На фиг. 1 и 2 представлена функциональная схема предлагаемой системы; на фиг. 3 — функциональная схема М-го блока микропрограмного управления; на фиг.4—

1704147 функциональная схема блока синхронизации; на фиг, 5 — функциональная схема блока формирования адреса; на фиг. 6 показаны форматы микрокоманд, используемых в системе; на фиг, 7-9 — временная диаграмма работы системы.

Мультимикропрограммная управляющая система с контролем и восстановлением (фиг. 1 и 2) содержит постоянное запоминающее устройство 1 микрокоманд (ПЗУ MK), ПЗУ 2 микропрограмм (МП), группу блоков 3,1-3,К микропрограммного управления (МПУ), блок 4 формирования адреса МК, блок 5 синхронизации, первый регистр 6 адреса, регистр 7 МК с полем 7.1 адреса, полем 7.2 кода логических условий, операционным полем 7.3 и полем 7.4 метки, второй регистр 8 адреса, буферный регистр

9 МК, группу буферных регистров 10.1-10.К начальных адресов МП, третий регистр 11 адРеса, регистр 12 управления записью, регистр 13 управления считыванием, регистр

14 блокировки, регистр 154 ошибки, два счетчика 16 и 17, первый и второй триггер

18 и 19, первый и второй мультиплексоры 20 и 21, дешифратор 22, блок 23 дешифраторов. сумматор 24. узел 25 сравнения, первый, третий и четвертый блоки 27 и .28 коммутаторов, групу блоков 29.1-29.К коммутаторов микроопераций, второй блок 30 коммутаторов, с первой по девятую группы

31-29 элементов И, первую и вторую группы

40 M 41 элементов ИЛИ, суматоо 42 по модулю два. с первого по третий элементы И

43-45, с первого по шестой элементы ИЛИ

45-51, алел.ент I"ËÈ-НЕ 52, згемент ЧЕ 5.. одно вибо = тор 54, Кро . -=;c. система содержит вход 55 кода операции вход 55 пуска, вход 57 логи еских y : Ì верхнегс уровня, сходы.

58.1-58.К;,=-i-ческ лх условии н х,пегс уросн», вь:хо =9 микр операций герхнего уотс. ня, вход 59.K микрооперации конца работы, выходы 60.1-60.К микроопергций нижнегс уровня, выход 61 отказа, выходы 62.1-62.К ошибки, еыхсды 63.1-63.К сигналое управления заоиськ группы 36 элементсе И, выходы 64,1-64,К с: -нагов упрас,".ения считыванием. руппы 36 элел1ентоь И. выход

65 сигналов начального адреса группы 36 элементов И. выходы 65.1-65.К сигна "ов блокировки группы 36 элементов И, прямые выходы 67.1-67;К регистра управления записью, прямые выходы 68.1-69.К регистра управления считыванием, выходы 69.1-69.К группы 34 элементов, выходы 70.1-70.К группы 39 элементов И. выход 71 конца опе рации групп ы 35 элементов И, е ы ход 72 конца записи группы операционных выходов ПЗУ 2 МП, выходы 73 разрядов адреса

55 информационных выходов регистра 9, выходы 74.1-74.К микроопераций конца операции группы блоков 29,1-29.К коммутаторов, выходы 75 разрядов адреса блока 30 коммутаторов.

Блок З.М (фиг.3) МПУ содержит оперативную память 76,М (ОЗУ МК) регистр 77.М, счетчик 78.M. мультиплексор 79.М, коммутатор 80.М, два элемента И 81.М, 82.М. элемент ИЛИ 83,М, элемент 84,М задержки.

Блок 5 (фиг.4) синхронизации содержит генератор 85, триггер 86, три элемента И

87-89, элемент ИЛИ 30.

Блок 4 (фиг.5) формирования адреса содержит коммутатор 91 и элемент ИЛИ 92.

На фиг. 6 представлены форматы микрокоманд системы. Форматами А и В задаются микрокоманды ведущей микроп рограммы. Идентификация форматов (А или В) осуществляется по значению поля метки микрокоманды: в формате А последний разряд равен единице, в формате

 — нулю. Микрокоманды формата А содержат адресное поле (Асл), после логических условий (ЛУ), поле микроопераций (MO) и поле метки (признак формата микрокоманды). Микрокоманды формата В содержат поле Асл, поле ЛУ, поле адреса первой микрокоманды микропрограммы, перезаписываемой из ПЗУ 2 МП (промежуточного уровня) в блоке 3, М МПУ нижнего уровня (А y,). К-поле управления работой блоков

3.1-3.К МПУ нижнего уровня (Мзап, Мзп, Мбл) и поле метки.

Блокам МПУ нижнего уровня адресуютм ся три тига меток: M < — метка записи мик -.-гограл. s блок 3.M МПУ; М п" — метка запуска блска 3.М МПУ нижнего уровня;

Mp," — метка блокировки ведущей микро«- pr f ° Ip y

М. мэнды формата С хранятсг в

ПЗУ 2 МП и ссдеожат поле А,, поле м крокоманд (MK), переписыааемых из ПЗУ 2 МП е (".охи 3.М МПУ, а также метку конца микропрограммы (М.о ). Микрокоманды формата D формируются в блоке З,M МПУ нижнего уровня ь содержат поле А,„, поле ЛУ, поле

М0 и метк, М,он, Мультил1 кропрогоаммная управляющая система (фиг. 1 и 2) имеет три уровня управления. Внешний уровень предназначен для реализации ведущей микропрограммы. К средствам высшего уровня отноСится ПЗУ 1 МК, блок 4 формирования адреса МК, первый регистр 6 адреса. Регистр 7 МК, мультиплексор 20 и блок 23 дешифраторов. ПЗУ 1 МК предназначено для хранения микрокоманд ведущей микропрограммы, Блок 4 формирования адреса

МК формирует исполнительный адрес оче1704147 редной микрокоманды. На вход 55 блока офрмирования адреса MK поступает код операций, который задает адрес первой микрокоманды ведущей микропрограммы.

Код операции, а также адрес следующей микрокоманды проходят через коммутатор

91. Элемент ИЛИ 92 модифицирует разряд адреса следующей микрокоманды в соответствии со значением проверяемого логического условия. Первый регистр 6 адресе предназначен для записи сформированного адреса по переднему фронту синхроимпульса первой последовательности. Регистр 2

МК служит для записи считанной из ПЗУ 1

MK микрокоманды. Блок 23 дешифраторов формирует управляющие сигналы в соответствии с входными кодами микроопераций.

Число дешифраторов в блоке 23 равно числу полей несовместимых микроопераций. Входы кзждого дешифратора подключены к выходам соответствующего поля несовместимых микроопераций выходов группы 35 элементов И.

Средний уровень управления предназначен для бесповоротного хранения всех микропрограмм управления параллельными операционными устройствами, которое реализуется на нижнем уровне, а также для формирования адреса микрокоманды при считывании микропрограмм в блоки 3.М

МПУ. К средствам среднего уровня относятся группа 40 элементов ИЛИ, регистр 8 адреса и ПЗУ2 МП.

Нижний уровень управления служит для реализации параллельного управления однотипными операционными устройствами. К средствам нижнего уроьня относятся блоки 3.1-3.К МПУ.

Средства управления и синхронизации системы предназначены для синхронной работы всех ее узлов и для организации правильности функционирования всей системы. в целом. К средствам управления и синхронизации относятся блок 5 синхронизации. регистр 12 управления записью микропрограмм верхнего уровня в блоки 3.М

МПУ нижнего уровня, регистр 13 управления считыванием микрокоманд из блоков

3.1-3.К МПУ нижнего уровня, регистр 14 блокировки ведущей микропрограммы и элемент ИЛИ-НЕ 52.

Блок синхронизации (фиг.4) обеспечивает синхронность работы всех узлов и блоков системы. Генератор 85 формирует импульсы первой-пятой последовательностей — синхроимпульсы. Триггер 86 обеспечивает включение генератора 85 синхроимпульсов. В исходном состоянии триггер 86 находится в нулевом состоянии, нв управляющий вход генератора 85 пода5

55 ется нулевой сигнал и генератор не функционирует. При поступлении сигнала пуска нз вход 56 системы триггер 86 переходит в единичное состояние, тем самым включается генератор 85. Элементы И 87-89 управляют выдачей синхроимпульсов различным узлам и блокам мультимикропрограммной управляющей системы в зависимости от режимов ее работы. Блоки 3.M МПУ работают в двух режимах: в режиме записи микропрограмм из ПЗУ 2 МП и в режиме реализации параллельных микропрограмм.

В режиме записи микропрограмм управляющими сигналами для блока З.M МПУ являются четвертая последовательность импульсов г4 с выходов 5.6 генератора 85 и сигнал записи, поступающий с выходов

67.М регистра 12 на управляющие входы коммутатора 80.М и элемента И 81.М, Счетчик 78.М служит для задания адресов, по которым записываются мкрокоманды. В исходном состоянии счетчик 78.М находится в нулевом состоянии. С приходом синхроимпульса и сигнала записи импульсы с выхода элемента И 81.М поступают на вход счетчи- ка 78.М и на вход записи ОЗУ МК 76.М.

Запись первой микрокоманды в ОЗУ MK

76.М осуществляется по нулевому адресу. С выхода счетчика 78.M через коммутатор

80.M при записи поступают адреса, по которым производится запись микрокоманд в

ОЗУ МК 76.М. C приходом каждой новой микрокоманды содержимое счетчика 78.М увеличивается на единицу. После прихода на нулевой вход счетчика 78.M метки конца цикла записи происходит его обнуление и прекращается подача импульсов записи на

03У МК 76.М.

В режиме реализации параллельных микропрограмм блок З.М МПУ работает аналогично средствам высшего уровня при реализации ведущей микропрограммы.

Сигналом перевода в данный режим работы является единичный сигнал запуска, который поступает с соответствующего выхода

68.M регистра 13. После прихода этого сигнала по нулевому адресу, записанному в регистре 13 М, из ОЗУ МК 76.M считывается первая микрокоманда формата D (фиг. 6).

Считывание происходит по переднему фронту импульса с выхода элемента И 82.М, который подается на вход считывания ОЗУ

М К 76.М, Этим же импульсом, задержанным элементом 84.М задержки, происходит управление записью адреса следующей микрокоманды в регистр 77.М.

Средства контроля и восстановления мультимикропрограммной управляющей системы обеспечивают периодический кон1704147

10 троль работоспособности блоков 3.1-3.К

1кПУ н,;жнего уроеня в режиме считывания иэ них микрокоманд, контроль на четность содержимого ПЗУ 2 МП и восстановление при сбоях и отказах синхронизации, считываемой иэ блоков 3.1-3.К МПУ.

К средствам контроля и восстановления относятся буферные регистры 10.1-10.К начальных адресов МП, третий регистр 11 адреса, регистр 15 ошибки, два счетчика 16 и

17, первый и второй триггер 18 и 19, второй мультиплексор 21, дешифратор 22, сумматор 24, узел 25 сравнения, третий и четвертый блоки 27 и 28 коммутаторов, группа блоков 29,1-29. К коммутаторов микроопераций, второй блок 30 коммутаторов, группы

33+37, 39 элементов. вторая группа 41 элементов ИЛИ, сумматор 42 по модулю два. элементы И 43-45, элементы ИЛИ 46-51, элемент НЕ 53, одновибратор 54. Буферные регистры 10,1-10.К обеспечивают хранение адресов первых микрокоманд микропрограмм. реализуемых блоками 3.1-3.К МПУ.

Регистр 15 служит для запоминания информации о состоянии каждого блока З.M МПУ нижнего уровня. Счетчик 16 участвует в органиэации выбора блока 3.М МПУ для конт- роля. Эту же функцию выполняют элементы

И 34.1-34.К группы, элемент ИЛИ 49 и дешифратор 22. Счетчик 17 задает время контроля (в исходном состоянии в нем записан нулевой код). Время контроля каждого блоКа vi СГ ОЕДЕЛЯЕ СЯ Ч:--ТОТОй СЛЕДОВаНИЯ си «.,роимпул сое t и ic-,-,зм переполнения счетчика 17. По достижении ссдержимым сче-,чике 17 этсгс кодз на его выхсде flosfe ляв ся С гнал пЕрв "Олнвния, При:-ток. кс:Осущес-еляетсг перехсд к KQHTpe lK блока

3." -" !ЛПУ, Ть и ге . . с cn л.ит д.-,с уп"„el Л," - 8 НЕ 53 v О -О «б:- 5-: печивают и=;=:лючение триггера 18.

Елок 26 коммутаторО. служит для комм>те,":. ь "ee:.::, мэст1. с-:= . -:,з paGc злементое промежуточного уроe" я адресов к.ик;ià :Оманд счить егемь х из ПЗУ 2 МП.

Бл . r уз ." ",: Е:" ". " 1Е: : = т комл" .те, -= адресов пер ьо. м. i.=ñ: Омзнд микропрограмм., считываемых иэ блоков 3.1-3,К

МПУ, на зторой вход сумматора 24. Блок 30 кз: . »e-.a;-os обеспе иезет коммутацию выходов блоков ".,-3.К МПУ на первый инфорчгционнь,й вход узла 25 сравнения.

Сумматор 42 пс модулю деа и еторой триггер 19 служат для контроля на четность информации, с-:i —.-:еаемой из ПЗУ 2 МП.

Группа блоков 29.1-29.К коммутаторов преднаэначеча для оперативного отключе15

55 ния выходов неисправных блоков 3,1-3,К

МПУ.

Буферный регистр 9 МК, третий регистр

11 адреса, второй мультиплексор 21, четвертый блок 28 коммутаторов, третий элемент

И 45, четвертый элемент ИЛИ 50, и вторая группа 41 элементов ИЛИ образуют тракт формирования и выдачи адресов микрокоманд при отказе одного иэ блоков 3.1-3.K

МПУдля ПЗУ2 МП. Шестой элемент ИЛИ51 предназначен для блокировки элементов схемы набора контролируемого блока 3.13.К МПУ при реализации восстановления работы одного из последних, а также для запуска работы резервного тракта формирования адресов микрокоманд. Шестая группа 39 элементов И и пятый элемент

ИЛИ 47 служат для синхронизации сброса элементов памяти системы.

Мультимикропрограммная управляющая система с контролем и восстановлением работает в следующих режимах: режиме реализации ведущей микропрограммы (режим 1), режиме одновременной реализации ведущей микропрограммы и записи микропрограмм из ПЗУ 2 МП в блоки МПУ нижнего уровня (режим 2), режиме одновременной реализации ведущей микропрограммы и работы блоков МПУ нижнего уровня (режим 3), режиме одновременной реализации ведущей микропрограммы, записи микропрограмм в блоки МПУ нижнего уровня и работы блоков МПУ нижнего уровня (режим 4), режиме одновременной блокировки ведущей микропрограммы и работы блоков МПУ(режим 5).

P е ж и м . f исходном состоянии есе т„гер ь., регистр = и счетчики, кроме т риггера 18 и двух триггеров в регистре 7, кс. Орь е обесneчиеают =-личиг единичного с «гнал- на выхс,„-= 71 группь 35 злеме-.тОе

l: . нзуод тся в нулееом сОстОянии. E лске

ПЗУ 1 MK записаны микрокоманды е-,.ущей микропрограммы, в блоке ПЗУ 2 МП записаны микропрограммы для блоков 3 1-3.4

МПУ. С подачей сигнала "Пуск" на вход 56 системы в 6ã. Оке 5 синхронизации еключается генератор 85, формирующий и Осл едова тельности синхроимпульсовг1, r2, гэ, тс . ТЪ, Счетчик 16 начинает считывать синхроимпульсы т5 . Код операции, задающий начальный адрес ведущей микропрограммы, поступает с входа 55 s блок 4 формирования адреса МК, сигналы логических условий — с входа 57 на мультиплексор 20.

По первому синхроимпульсу t>, поступающему с выхода 5,1 блока 5 синхронизации на вход синхронизации регистра 6

1704147

5

55 адреса, происходит запись в него адреса первой микрокоманды микропрограммы, который проходит по единичному сигналу на вхыоде 71 через блок 4 формирования адреса МК (фиг.5) с входа 55 системы на входы регистра 6 адреса. По синхроимпульсу с выхода 5,4 блока 5 синхронизации происходит считывание из ПЗУ 1 МК первой микрокоманды ведущей микропрограммы, В данном режиме функционирования из

ПЗУ 1 МК считываются микрокоманды формата А (фиг.6). При этом в регистр 7 МК записываются в поле 7.1 код адреса следующей микрокоманды, в поле 7,2 код проверяемого логического условия, в поле 7.3 операционная часть микрокоманды, в поле

7.4 единица, Код адреса следующий микрокоманды с регистра 7 поступает на блок 4 формирования адреса МК. Код проверяемого логического условия с регистра 7 поступает на адресный вход мультиплексора 20, который выделяет значение проверяемого логического условия. Выбранный сигнал логического условия с выхода мультиплексора

20 поступает в блок 4 формирования адреса

МК. С выхода 71 конца операции группы 35 элементов И на блок 4 формирования адреса МК подается нулевой сигнал. Адрес следующей микрокоманды с выхода блока 4 формирования адреса MK поступает на информационный вход регистра 6 и записывается в нем по заднему фронту синхроимпульса t> . Операционная часть микрокоманды с регистра 7 через группу 35 элементов И поступает на вход блока 23 дешифраторов микроопераций. С выходов блока 23 дешифраторое м.1крооперации поступают через выход 59 системы на операционные устройства. Далее функционирование системы по реализации микроксманд формата А аналогиччо описанному алгоритму, При повержении rà выходе 71 единичного значения управляющего сигнала "Конец операции" система начинает работать по новому коду операции, который проходит с входов 55 системы через блок 4 формирования адреса MK на информационные входы регистра 6. Работа системы прекращается при появлении единичного сигнала на выходе 59.К конца работы блока 23 дешифраторов. По этому сигналу происходит обнуление триггера 86 в блоке 5 синхронизации (фиг.4) и прекращается выдача синхроимпульсов t> — тЪ генератором 85.

P e ж и м 2. Работа мультимикропрограммной управляющей системы с контролем и восстановлением в данном режиме начинается с момента считывания из блока

ПЗУ 1 МК микрокоманды формата В (фиг.6).

Микрокоманда в этом случае содержит код адреса следующей микрокоманды, код проверяемого логического условия, начальный адрес А,.е. микропрограммы, предназначенной для записи в блоки 3,М МПУ, сигнал метки М„п и сигнал в разряде признака формата микрокоманд. Если запись должна производитсья в несколько блоков 3.М МПУ, то сигналы меток M»q находятся в поле, отведенном для каждого блока 3.М МПУ.

Когда микрокоманда данного формата по заднему фронту синхроимпульса tg запишется в регистр 7, происходит следующее: открывается группа 36 элементов И и начальный адрес A>.>. микропрограммы с выхода 65 группы 36 элементов И через группу 40 элементов ИЛИ поступает на информационный вход регистра 8 и на информационные входы буферных регистров

10.1-10.К, метки M»n — на выходы групп 31 и.33 элементов И с выходов 63.1-63.К группы

36 элементов И. По заднему фронту синхроимпульсагз с выхода 5.5 блока 5 синхронизации начальный адрес Анз. микропрограммы заносится в регистр 8: открываются группы 31 и 33 элементов И по входам 63.1, на которых имеются единичные сигналы метки М» . При этом устанавливаются в единицу соответствующие триггеры регистра 12 и происходит запись начального адреса Ан.s. в регистры 10.1-10.К. На выходе элемента ИЛИ 46 формируется единичный сигнал, который коммутирует выход регистра 8 с входом ПЗУ 2 МП, По заднему фронту синхроимпульса t4 с выхода 5.6 блока 5 синхронизации через группу 37 элементов И происходит считывание из ПЗУ 2 М0 и запись в ОЗУ MK 76.M первой микрокоманды записываемой микропрограммы формата С (фиг.6), С выхода поля 2.2 блока ПЗУ 2 МП адрес следующей микрокоманды подается через группу 40 элементов ИЛИ на информационный вход регистра 8. Затем ilo очередному синхроимпульсу г1 адрес следующей микрокоманды с выхода блока 4 формирования адреса МК записывается в регистр б, Далее работа узлов верхнего уровня аналогична работе в режиме 1. По заднему фронту синхроимпульса тз адрес очередной микрокоманды считываемой микропрограммы заносится регистр 8 и по заднему фронту синхроимпульса гз происходит запись в ОЗУ МК

76.M новой микрокоманды. Далее работа узлов и блоков среднего и нижнего уровней аналогична описанной и продолжается до тех пор, пока на выходе 72.ПЗУ 2 МП не появится единичныйсигнал "Конец записи".

1704147

По этому сигналу происходит обнуление с етчика 78.M в блоке З.М МПУ, и по синхроимпульсу та с выхода 5.6 блока 5 синхронизации через блок 31 элементов И преводятся в нулевое состояние триггеры регистра 12.

Р е ж и м 3. Данный pe n«начинается после того, как окончена запись микропрограмм в блоки 3.1-3.К МПУ и на выходе 64.M группы 36 элементов И появляется единичный сигнал метки Мз„. Сигнал с выхода 64.М группы 36 элементов И по синхроимпульсу т; с выхода 5.5 блока 5 синхронизации проходит через группу 32 элементов И и переводит триггеры 13.M регистра 13 в единичное состояние. Единичный сигнал выходов 68.М этих триггеров поступает на управляющие входы коммутатора 80.М блока 31 МПУ (фиг,3) и на управляющий вход элемента И 82.М, разрешая тем самым прохождение адресов микрокоманд с выхода регистра 77,М на адресный вход и синхроимпульсов тз на вход считывания ОЗУ МК

76.М, На выход ОЗУ МК 76.M поступают микрокоманды формата О (фиг.6). С выхода блока Ç.М микрооперации проходят через блок 29.M коммутаторов на выходы 60.M системы. Код проверяемого логического условия с выхода 03Y MK 76,M поступает на вход мультиплексора 79.1, на информационный вход которого поступают сигналы логических условий с входа 58.M системы.

Сигнал с выхода мультиплексора 79.M поступает на вк д элемента ИЛИ 83,М, на котором проискад т модификация адреса следующей ммкрскоманды. Про сдифицированный адрес записывается пэ заднему фронт задержанного сич>:р:импульса т4 в ре.истр 77,!, .. Далее р". -.е Г, " " МПУ продолжается аналсгичнс Описанному до пс eлeнм на выходе 74М бло е 29,М комМутатсрОЕ. С гГЕЛ- ",. О С Е Е

Ксгтрсль i; ": "- - ., r " . = i""экОе!v ПУ в это режиме заключаются е следующем.

В момент переключения триггеров 13.M регистра 13 в един, ччс-" с:- "i начинается поиск контрслмруечогс блока 3.1-3.К

МПУ, так Koo"; посл-: з-ве".летия записи на вь:коде элене - Г "t 45 npi:,:,-,стоу - -eBov сигнал. Сигналом окончани поиска контролируемого блока 3.1-3,К является появление единичного сигнала на одном из выходов 60.1-69,К группы 4 злементое И.

При этой на выходе элемента ИЛИ 49 появляется единичный сигнал и возбуждается одновибратор 54. Сигнал с выхода одновибратора устанавливает в нулевое состояние триггер 18. Нулевым сигналом с единичного выхода триггера 18 закрывается злементИ

43 и переводится в нулевое состояние счет5

55 чик 17. Синхроимпульсы с выхода 5.7 блока

5 синхронизации не проходят на счетный вход счетчика 16, 8 этом счетчике фиксируется код номера проверяемого блока З.M

МПУ. а счетчик 17 начинает считать количество синхроимпульсов <4 . Кроме того. единичный сигнал с выхода 69.М группы 34 элементов И разрешает прохождение кода адреса первой микрокоманды микропрограммы, реализуемой блоком З.М МПУ, с выхода регистра 10.М нв первый вход сумматора 24. На второй вход сумматора 24 поступает с выхода 75 блока 30 коммутаторов через группу 41 элементов ИЛИ адрес следующей микрокоманды блока З.M МПУ.

Сумматор 24 определяет адрес микрокоманды в ПЗУ 2 МП, который с выхода последнего через блок 26 коммутаторов поступает на вход ПЗУ 2 МП. Микрокоманда, считываемая из ПЗУ 2 МП по синхроимпульсу с выхода 5.6 блока 5 синхронизации, заносится в регистр 9, так как на его управляющем входе присутствует нулевой потенциал с выхода элемента ИЛИ 46. С выхода регистра 9 микрокоманда ПЗУ 2 МП поступает на первый вход узла 25 сравнения, на второй вход которого поступает микрокоманда, считываемая из ОЗУ МК 76.М, через блок 30 коммутаторов по разрешающему единичному сигналу на выходе 69,М группы

34 элементов И., Разрешающим сигналом для работы узла 25 сравнения является наличие единицы на выходе элемента ИЛИ 49.

При неравенстве кодов м .кроксманд на выходе узла 25 сравнен 1я появляется единичный сигнал Этот сигнал поступает на управляющие входы три геров регистра 15, разрешая их работу. По очередному син.",pcvмпульсу с вык:, - 5.4 блока 5 синхронизации e„д"инич-., и смгнаг. с вы ода 6":..М группы 34 элемечто И заносится в триггер

< ° °

i ; p Г э, . =. E,:. - - -:=й сигнал ое. ; ки с выксд- .": "=--,= 15.М регистра 15 псступает на упраьляющтй вход блока 29.К коммутаторов. При этом на выход 60.M систеы прсксдят ксды и кроспераций с выхода регистра 9. Тем же сигналом с выхода триггера 15.M регистра 15 блок 28 коммутаторов коюлутирует наличие условия, которое поступает на вход 58.М блока З.М МПУ, на вход мультиплексора 21. Одновременно единичный сигнал с выхода триггера 15.М регистра 15 проходит через элемент ИЛИ

51, блокирует блок 30 коммутаторов, открывает элемент v1 45, закрывает элемент И 44 и запр щает работу счетчика 16. По очередному синхроимпульсу с выхода 5.5 блока 5 синхронизации в регистр 11 заносится адрес очередной микрокоманды блока Ç.М

1 /04147

15

25

35

45

55

МПУ с выходов 73 регистра 9. С выхода регистра 11 через группу 41 элементов ИЛИ адрес очередной микрокоманды микропрограммы поступает на второй вход сумматора

24. Далее сформированный адрес микрокоманды ПЗУ 2 МП проходит с выхода сумматора 24 через блок 26 коммутаторов на адресные входы ПЗУ 2 МП, откуда по очередному синхроимпульсу т4 микрокоманде формата 0 заносится в регистр 9. При этом микрооперации проходят с выхода регистра

9 через блок 29.М коммутаторов на выходы

60.М микроопераций системы. Адресная часть микрокоманды с выхода 73 регистра 9 поступает на информационный вход регистра 11. Выход кода логических условий адресного выхода 73 регистра 9 поступает на управляющие входы мультиплексора 21.

Модифицируемый разряд адреса совместно с результатом ветвления, формируемым на выходе мультиплексора 21, поступает на вход элемента ИЛИ 50. С выхода последнего модифицированный разряд адреса посту, пает на информационный вход регистра 11.

По очередному синхроимпульсу тэ софрмированный адрес микрокоманды заносится в регистр 11 и цикл работы повторяется. По окончании реализации микропрограммы на выходе 74.М блока 29.M коммутаторов формируется единичный сигнал "Конец операции", который поступает на М-й вход группы

39 элементов И. По очередному синхроимпульсу т1 с выхода 5.3 блока 5 синхронизации на выходе 70.М группы 39 элементов И формируется единичный сигнал, которым переводятся в нулевое состояние триггер

13.М регистра 13, триггер 15.M регистра 15 и регистр 10.M. Кроме того, этот единичный сигнал проходит через элемент ИЛИ 47 на R-вход регистра 9, переводя его в нулевое состояние, и на вход элемента ИЛИ 48.

Единичный сигнал с выхода последнего переводит в единичное состояние триггер 18.

Нулевой сигнал с выхода элемента ИЛИ 51 закрывает элемент И 45, открывает элемент

И 44 и разрешает работу счетчика 16. На обоих информационных входах узла 25 сравнения присутствуют нулевые сигналы, которые формируют на его выходе нулевой потенциал. При появлении на выходе 69.M группы 34 элементов И единичного сигнала, который означает выбор нового контролируемого блока 3.M МПУ. работа системы повторяется. Одновременно происходит реализация микрокоманд ведущей микропрограммы аналогично первому режиму работы. Кроме того, происходит контроль на четность информации, считываемой иэ ПЗУ

2 МП, путем суммирования разрядов полей

2.1 и 2.2 и поля 2.3 контрольного разряда

ПЗУ 2 МП на сумматоре 42 по модулю два.

Результат сложения с выхода сумматора по модулю два поступает на информационный вход триггера 19. Если на выходе сумматора

42 по модулю два формируется нулевой сигнал, то система исправна, если единичный, то нет. В последнем случае по синхроимпульсу г4 с выхода 5.6 блока 5 синхронизации единичный сигнал заносится в триггер

19. При этом на выходе 61 системы формируется сигнал отказа и переводится в нулевое состояние триггер 86 блоке 5 синхронизации. Система прекращает свою работу.

Если в процессе контроля блока 3.М

МПУ сигнал ошибки не появляется, то выбранный для контроля блок З,M МПУ контролируется в течение времени контроля, определяемого кодом переполнения счетчика 17, Сигнал с выхода переполнения счетчика 17 переводит триггер 18 в единичное состояние. Переключившись в единичное состояние, триггер 18 разрешает прохождение через элемент И 43 синхроимпульсов с выхода 5.7 блока 5 синхронизации на счетный вход счетчика 16, устанавливает в нулевое состояние счетчик 18 и запрещает прохождение синхроимпульсов t4 через элемент И 44 на вход счетчика 17. Далее работа системы продолжается аналогично описанному.

После появления на выходе 74.М блока

29.М коммутаторов единичного сигнала "Конец операции" М-го блока МПУ по очередному синхроимпульсу с выхода 5.3 блока 5 синхронизации на выходе 70.М группы 39 элементов И формируется еевич: чный импульс, который переводит в исходное состояние триггер 13.М регистра 13, регистр

10,М, проходит через элемент ИЛИ 47, на его выходе формируется единичный сигнал.

Единичный сигнал с выхода элемента ИЛИ

47 переводит в нулевое состояние регистр

9, проходит через элемент ИЛИ 48 и переводит в единичное состояние триггер 18.

Начинается поиск нового блока 3.1-3.К МПУ для контроля.

P е ж и м 4. Данный режим является частным случаем предыдущего режима.

Пусть система работает в режиме 3. Началом режима 4 является появление единичного сигнала на одном иэ выходов 63,1-63.K группы 36 элементов И. При этом происходит следующее. Соответствующий триггер

12.M регистра 12 переходит в единичное состояние, на выходе элемента ИЛИ 46 появляется единичный сигнал, на всех выходах группы 34 элементов И устанавливается

1704147

16 ноль, Это приводит к записи микропрограмм в блоки МПУ нижнего уровня аналогично описанному алгоритму. Появление на вхыоде элемента ИЛИ 49 нулевого сигнала вызывает установку триггера 18 в единичное состояние. Счетчик 16 начинает считать поступающие на вход синхроимпульсы тЪ, счетчик 17 устанавливается в ноль. При этом прекращается контроль блоков 3.1-3.К МПУ.

Работа блоков 3.1-3.К МПУ не изменяется.

Если при переходе в режим записи в системе реализовался режим восстановления, то счетчик 16 остается в прежнем состоянии.

Это обусловлено наличием единичного запрещающего сигнала на выходе элемента

ИЛИ 51, который поступает на инверсный вход управления счетчика 16 и вход запрета элемента И 44. Концом работы в данном режиме является появление на выходе 72 единичного сигнала "Конец записи", По этому сигналу триггеры 12.1-12.К регистра 12 устанавливаются в нулевое состояние. Если продолжается к этому времени работа хотя бы одного из блоков 3.1-3,К МПУ либо если система перешла в режим записи, прервав восстановление работы одного из блоков

3,1-3.К МПУ, то с появлением на выходе элемента ИЛИ 46 нулевого сигнала и единичного на выходе элемента ИЛИ 49 система переходит в режим 3.

P е ж и м 5, В данный режим система переходит при работе в режиме 3 или 4.

Пусть система функционируе-, a режиме 4.

Система переходит в режим 5 при появлении на одном иэ выходок 66.1-66.К группы

36 элементов И единичного сигнала. В результате это. соответствующий триггер

14.1 ркг =-.р; 1- гк„-ккодит к ед- ничное ссстояние. На выходе элеме -.та ИЛИ-НЕ 52 появляется yre=ov сигнал. Этот сигнал по;=ется . -.- к::.- =;-рктк к;о: 5 синхронизгцни. Пр это ";=-".ркаетс прохожкенн=: чер=з 3-ементы И 87, 8о блока 5 синхронизации синхроимпульсов г1 на входы синхраиизаг .. ;.:гисрк 6 адреса рк.истра 7

МК. разрешается прохождение синхроимпульсов rt через элемент И 88 на первый вхок ре-истра 7 УV.. Работа узлов верхне о урок ня системы блокируется. Работа блоков и узлов среднего и нижнего уровней не изменяется. Концом работы к данном режиме является появление на соответствующем выходе 70.1-7О.К группы 39 элементов И единичного сигнала "Конец операции" блока 3.M МПУ. По этому сигналу происходит обнуление регистра 10.М, триггера 13.М регистра 13 и триггера 14.М регистра 14. После обнуления триггера 14.М на выходе элемента ИЛИ-НЕ 52 появляется единичный сигнал. Этот сигнал подается чере вход запрета блока 5 синхронизации на yr равляющие входы элементов И 87, 88, 8 разрешая прохождение синхроимпульсо т1на вход синхронизации регистра 6, запре щая прохождение синхроимпульсов tt н нулевой вход регистра 7 и разрешая про хождение синхроимпульсов тр на вход син хронизации регистра 7.

10 По заднему фронту синхроимпульса г2 в регистр 7 записывается считанная из блока ПЗУ 1 MK микрокоманда, а по заднему фронту синхроимпульса г1 в регистр 6 записывается адрес следующей микрокоман15 ды. Далее работа системы продолжается по режиму 4.

Концом работы мультимикропрограммной управляющей системы является появление на выходе 59.К блока 23 дешифраторов

20 единичного сигнала "Конец работы". Ао этому сигналу происходит обнуление триггера

86 в блоке 5 синхронизации. Нулевой сигнал с выхода триггера 86 запрещает выдачу синхроимпульсов т1 и г генератором 85, и

25 работа мультимикропрограммной управляeuleR системы с контролем и восстановлением прекращается.

Формула изобретения

Мультимикропрограммная управляю30 щая система с контролем и восстановлением, содержа щая постоя нное запоминающее устройство микрокоманд. постоянное запоминающее устройство микропрограмм. группу блоков микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации, первый регистр ад-е-..а, регистр микрокоманд, второй ре гистр адреса, группу буферных регистров начальных адресов микропрограмм, регист„ -управления записью, регистр управлеиия считьв лем, регистр блокировки., регистр ошибки, первый и второй счетчики. первый триггер, первый мультиплексор, дешифргтср, б. к дешифраторов, сумматор, узел сравнения, первый, второй, третий блоки коммутаторов. первую-четвертую группы элементов И, первую группу элементов

ИЛИ, первый и второй элементы И. с первого по третий элементы ИЛИ. элемент ИЛИНЕ, элемент НЕ, одновибратор, причем первый информационный вход блока формирования адреса микрокоманд является входом кода операции системы, группа выходов блока дешифраторов подключена к выходу микроопераций верхнего уровня системы, информационный вход первого мультиплексора подключен к входу кода логических условий верхнего уровня системы, первые информационные входы блоков

1704147

10

15 первый выход которого соединен с первым входом останова блока синхронизации, вход запрета работы которого соединен с выходом элемента ИЛИ-НЕ, входы которого соединен с выходами регистра блокировки, выход поля логических условий регистра микрокоманд соединен с управляющим входом первого мультиплексора, выход которого соединен с входом модифицируемого разряда адреса блока формирования адреса микрокоманд, операционный выход регистра микрокомнад соединен с первыми входами элементов И первой и второй групп, выход признака метки регистра микрокоманд соединен со вторыми входами элементов И первой и с инверсными входами элементов И второй групп, выходы которых соединены с первыми входами элементов ИЛИ первой группы, выходы которых соединены с информационными входами второго регистра адреса и информационными входами буферных регистров начальных адресов микропрограмм группы, информационные выходы второго регистра адреса соединены с первыми информационными входами первого блока коммутаторов, информационные выходы которого соединены с адресными входами постоянного запоминающего устройства микропрограмм, группа адресных выходов которого соединена с вторыми входами элементов ИЛИ первой группы, группа выходов микроопераций, постоянного запоминающего устройства микропрограмм соединена с первыми входами элементов И третьей группы, выходы которых соединены с вторыми информационными входами блоков микропрограммного управления группы, информационные выходы которых соединены с информационными входами второго блока коммутаторов, выход которого соеди20

55 микропрограммного управления группы подключены к группе входов кодов логических условий нижнего уровня системы, вход управления блока синхронизации подклю- . чен к входу пуска системы. выход блока формирования адреса микрокоманд соединен с информационным входом первого регистра адреса. выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, выход которого соединен с первым и вторым информационными входами регистра микрокоманд, выход адреса которого соединен с вторым информационным входом блока формирования адреса микрокоманд, первый управляющий вход которого соединен с выходом первого элемента И первой группы, выходы элементов И первой группы соединены с входами блока дешифраторов, нен с первым входом узла сравнения, информационные выходы буферных регистров начальных адресов микропрограмм группы соединены с информационными входами третьего блока коммутаторов. выход которого соединен с первым входом сумматора, группа выходов которого соединена с второй группой информационных входов первого блока коммутаторов, прямые выходы регистра управления записью соединены с входами nepsoro элемента ИЛИ и с входами управления записью блоков микропрограммного управления группы, прямые выходы регистра управления. считыванием соединены с первыми прямыми входами элементов И четвертой группы и с входами управления считыванием блоков микропрограммного управления группы, выход первого элемента ИЛИ соединен с управляющим входом первого блока коммутаторов, с вторыми входами элементов И третьей группы, с инверсными входами элементов И четвертой группы, выходы которых соединены с управляющими входами третьего блока коммутаторов, входами второго элементе .

ИЛИ, информационными входами регистра ошибки и с управляющими входами второго блока коммутаторов, выход второго элемен- . та ИЛИ соединен с управляющим входом узла сравнения, входом одновибраторэ, входом элемента НЕ, выход которого соединен с первым входом третьего элемента

ИЛИ, выход которого соединен с входом установки в единицу первого триггера, прямой выход которого соединен с входом установки в ноль первого счетчика и первым входом первого элемента И, выход которого соединен со счетным входом второго счетчика, выход которого соединен с входом дешифратора, выходы де шифратора соединены с вторыми прямыми входами элементов И четвертой группы, инверсный выход nepeoro триггера соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, выход переполнения которого соединен с вторым входом третьего элемента

ИЛИ, первый выход блока синхронизации соединен с входом синхронизации первого регистра адреса, второй выход блока синхронизации соединен с входом установки а ноль регистра микрокоманд, третий выход блока синхронизации соединен с первым и вторым входами синхронизации регистра микрокоманд, четвертый выход блока синхронизации соединен с входом синхронизации второго регистра адреса, пятый выход блока синхронизации соединен с входами синхронизации блоков микропрограммного управления группы и с вторым входом вто19

1704147

20 рого элемента И, шестой выход блока синхронизации соединен с вторым входом первого элемента И, выход признака конца записи постоянного запоминающего устройства микропрограмм соединен с входами признаков конца записи блоков микропрограммного управления группы, о т л и ч а ю щ э я с я тем, что. с целью повышения отказоустойчивости, в нее введены буферный регистр микрокоманд, третий регистр адреса, второй триггер, второй мультиплексор, четвертый блок коммутаторов, группа блоков коммутаторов микроопераций, с пятой по девятую группы элементов И; сумматор по модулю два, третий элемент И четвертый-шестой элементы

ИЛИ, причем выход признака конца записи постоянного запоминающего устройства микропрограмм соединен с первыми входами элементов И пятой группы, выход микрокоманд постоянного запоминающего устройства микропрограмм соединен с первым входом сумматора по модулю два и с информационным входом буферного регистра микрокоманд, выход которого соединен с вторым входом узла сравнения и с первым входом блоков коммутаторов микроопераций группы, выход поля адреса буферного регистра микрокомэнд соединен с информационными входами третьего регистра адреса, выход поля лсгических условий буферного регистра микрокоманд соединен с управляющим входом второго мультиплексора, выход которогс соединен с первым входом четвеотого элеме:; †. Р:"!"„ второй вход которого соеди ен с вь х-.:" модифицируемого разряда ада==а г:.я a„eca буферного регистра микрскс; -д, выход четвертого элемента РЛХ соед нен с информационным входом модифи„ч -„ованного рэзрядг третьего p=.г с-р:- адреса, информационны; вьход кето,.ого соединен с первым входом элемента И "И второй группы, выходы которых соединены с вторь м входом сумматора, вторье входы элементов ИЛИ второй группы соединены с первым выходом второго блока ком мутаторов, вход логических услсеи»; нижне уровня с;- ьмы соединен с информационным входо - етвертого блока коммутаторов, выход ко; рого соединен с информационным

- ходом второго мультиплексоре, выход поля

;реса и выход контрольного разряда по. оянногс запоминающего устройства микропрограмм соединены соответственно с ьторым и третьим входами сумматора по модулю два, выход которого соединен с информационным входом второго триггера, прямой выход которой является выходом OT каза системы и соединен с вторым входом останова блока синхронизации, седьм выход которого соединен с первыми вход ми элементов И шестой группы, выходы к торой соединены с входами остановки ноль регистра управления считыванием, pi гистра блокировки, буферных регистров н; чальных адресов микропрограмм, регистр ошибки и с входами пятого элемента ИЛ выход которого соединен с входами уста новки в ноль буферного регистра микроко манд, третьего регистра адреса и с третьими входом третьего элемента ИЛИ, выход пер вого элемента ИЛИ соединен с инверсным управляющим входом буферного регистра микрокоманд, вход узла сравнения соединен с управляющим входом буферного регистра микрокоманд, выход узла сравнения соединен с управляющим входом регистра ошибки, выход которого является выходом ошибки системы и соединен с управляющим входом четвертого блока коммутаторов, управляющимч входами блоков коммутаторов микроопераций группы и с входами шестого элемента ИЛИ, выход которого соединен с инверсным управляющим входом второго блока коммутаторов, первым входом третьего элемента И, инверсным входом второго элемента И и инверсным управляющим входом второго счетчика, выходы блоков коммутаторов микроопераций группы являются выходами микроопераций нижнего уровня системы, выходы групп разрядов блоков коммутаторов м :.кроопераций группы соединены с первыми входами элементов И шестой группы выходы элементов И второй групы соедкнень с первыми входами элементов _#_ c = ь»с ° группы, выхсды которых соединены с е.одами установки в единицу регистра блокировки, выходи элементов И второй -;.,-ы соед;нечы с первыми входами четных элементов И пятой группы, выходь которых соединены с входами установки в единицу регистра управления записью, выходы элементов t i которой группы соединены с первыми входами элементов И восьмой и дев ой групп, выходы элементов И восьмой гс, ь соединены с входами установки 5 единицу регистра управления считыванием, выходы элементов И девятой групы соединены с входами синхронизации буферных регистров начальных адресов микропрограмм групы, информационные выходы блоков микропрограммного управления группы соединены с вторыми информационными входами блоков коммутаторов микроопераций гурппы, третий выход блока синхронизации соединен с входами синхронизации регистра ошибки, четвертый выход блока синхронизации соединен с вторыми входами элементов И с седьмой по девятую

22

1704147

21 групп, с вторыми входами четных элементов

И пятой группы и вторым входом третьего элемента И, выход которого соединен с входом синхронизации третьего регистра адреса, пятый выход блока синхронизации соединен с входами синхронизации второго триггера и буферного регистра микрокоманд и с вторыми входами нечетных элементов И пятой группы, выходы которых соединены соответственно с входами установки в ноль регистра управления записью.

1704147

1704147

1704147

МО

Age АУ л л к

Фмл 4Ь +6f д д

N- u МЖО

1-4/ OACFA

Мыми

ЛЗУИП

ЮУЛА ,4с,у ЛУ МЮ Аам пЗЧИК,ь Уу 4,. Mph Фюю ни

1704147

4 режим

Gus Р

1704147

Состээитель А. Сошкин

Г; вектор Т. Юрчикова Текред М.Моргентал Корректор Q. Цилле

Заказ 63 Тираж Подписное

ВНИИПИ Государственного комитета llQ изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат Патент", г. Ужгород, ул.Гагарина, 101