Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве устройства управления специализированных вычислительных систем. Целью изобретения является увеличение коэффициента использования емкости памяти микрокоманд. Для этого микропрограммное устройство управления содержит первый и второй блоки 1.2 памяти. регистр 3 микрокоманд, формирователь 4 детерминированной последовательности, триггер 10, мультиплексор 11, дешифратор 12, коммутатор 13 и элемент ИЛИ 14. Цель достигается введением дешифратора, элемента ИЛИ, триггера, коммутатора и обусловленных ими связей. 1 з.п. ф-лы. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э G 06 F 9/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

О (Л

СО (Л (61) 1399738 (21) 4807175/24 (22) 05,02,90 (46) 15.01,92. Бюл. hk 2 (71) Конструкторское бюро электроприборостроения (72) Н.К.Байда, Г.Н.Тимонькин, Н,П.Благодарный, В.С.Харченко, С.Н,Ткаченко, А.В.Скапенко и В.H.Ñåðåäà (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 964640, кл. G 06 F 9/22, 1982.

Авторское свидетельство СССР

hh 1399738, кл. G 06 F 9/22, 1988. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве устройства управления специализированных вычислительных систем.

Целью изобретения является увеличение коэффициента использования емкости памяти микрокоманд путем равномерного размещения микрокомандного базиса в первом и втором блоках памяти.

Сущность изобретения состоит в равномерном распределении микрокомандного базиса в блоках памяти микропрограммного устройства управления, Это достигается за счет разделения множества микропрограмм на два подмножества. При реализации микропрограмм первого подмножества триггер формирователя после выполнения микрокоманд ветвления устанавливается в нулевое состояние, а при реализации мик„„!Ж„„1705825 А2 (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве устройства управления специализированных вычислительных систем. Целью изобретения является увеличение коэффициента использования емкости памяти микрокоманд. Для этого микропрограммное устройство управления содержит первый и второй блоки 1, 2 памяти, регистр 3 микрокоманд. формирователь 4 детерминированной последовательности, триггер 10, мультиплексор 11> дешифратор 12. коммутатор 13 и элемент ИЛИ 14. Цель достигается введением дешифратора, элемента

ИЛИ, триггера, коммутатора и обусловленных ими связей. 1 з.п. ф-лы, 2 ил. рокоманд второго подмножества — в единичное состояние.

На фиг.1 приведена функциональная схема микропрограммного устройства управления; на фиг.2 — пример алгоритма.

Микропрограммное устройство управления содержит первый и второй блоки 1, 2 памяти, регистр 3 микрокоманд с выходами

3.1 адреса очередной микрокоманды, выходом 3.2 микроопераций, выходом 3.3 кода проверяемого условия, формирователь 4 детерминированной последовательности, состоящей из триггера 5, элементов И 6 и 7, элементов ИЛИ 8, 9, триггер 10, мультиплексор 11, дешифратор 12, коммутатор 13. элемент ИЛИ 14, вход 15 кода операции, вход

16 сигналов логических условий, выход 17 сигнала микрооперации "Конец команды", выход 18 микроопераций устройства, вход

19 синхронизации устройства, вход 20 начальной установки.

1705825

Микропрограммное устройство управления функционирует следующим образом.

Перед началом работы по сигналу начальной установки со входа 20 регистр 3 устанавливается в начальное состояние, все триггеры регистра 3 устанавливаются в нулевое состояние за исключением триггера, формирующего сигнал "Конец команд" на, выход 17, который устанавливается в единичное состояние, триггер 5 устанавливается в единичное состояние. Сигнал с выхода триггера 5 через мультиплексор 11 поступает на блоки 1, 2 памяти и открывает блок 1 памяти. Код операции (адрес первой микрокоманды соответствующей микропрограммы) со входа 15 устройства поступает на дешифратор 12 и через коммутатор 13 — на адресные входы блоков 1, 2 памяти, При этом из блока 1 памяти выбирается микрокоманда и поступает на 0-вход регистра 3 микрокоманд. По заднемуфронту импульса, поступающего со входа 20 устройства, микрокоманда записывается в регистр 3, единичный сигнал на выходе 17 при этом исчезает, а триггер 5 переводится в нулевое состояние, Если выполняемая микропрограмма принадлежит к первому множеству, то на соответствующем выходе дешифратора 12 появляется сигнал. Этот сигнал с выхода элемента ИЛИ 14 поступает на О-вход триггера 10. По заднему фронту сигнала с выхода 17 триггер 10устанавливается в единичное состояние.

Сигналы микроопераций с выхода 3.2 регистра 3 поступают на выходы 18 устройства, код адреса очередной микрокоманды с выхода 3.1 через коммутатор 13 поступает на адресные входы блоков 1,2 памяти, код проверяемого логического условия с выхода

3.3. блока 3 поступает на элемент ИЛИ 8 и на адресный вход мультиплексора 11. Сигнал на выходе мультиплексора 11 отсутствует, поэтому очередная микрокоманда будет выбираться из блока 2 памяти. По заднему фронту очередного синхроимпульса эта микрокоманда записывается в регистр 3 и триггер 5 переводится в противоположное состояние. Очередная микрокоманда, аналогично описанному выше алгоритму, будет выбираться из блока 1 памяти. Далее устройство будет функционировать аналогично описанному выше алгоритму, Если очередная микрокоманда является микрокомандой ветвления, то на выходе 3.3. будет присутствовать ненулевой код. При этом сигналом с выхода элемента И 6 триггер 5 переводится в единичное состояние. Сигнал проверяемого условия со входа 16 через мультиплексор 11 поступает на блоки 1, 2 памяти, В зависимости от значения этого

55 сигнала очередная микрокоманда будет выбираться либо иэ блока 1 памяти (при единичном значении сигнала), либо из блока 2 памяти (при нулевом значении сигнала).

При выборке этой микрокоманды из блоков 1(2) памяти триггер 5 перейдет в нулевое состояние. Очередная микрокоманда при этом будет выбираться из блока 2 памяти, Если же выполняемая микропрограмма принадлежит ко второму множеству, то перед ее выполнением на выходах дешифратора 12 сигналы будут отсутствовать и на выходе элемента ИЛИ 14 будет нулевой сигнал.

При записи в регистр 3 первой микрокоманды микропрограммы триггера 10установливается в нулевое состояние. При выполнении линейных микрокоманд устройство функционирует аналогично описанному выше алгоритму, Если в регистр 1 записывается микрокоманда ветвления, то в процессе ее выполнения триггер 5 устанавливается в нулевое состояние. Микрокоманда. следующая после микрокоманды ветвления, выбирается либо из блока 1 памяти (при единичном значении проверяемого логического условия), либо из блока 2 памяти (при нулевом значении проверяемого логического условия), а очередная линейная микрокоманда будет выбираться из блока

1 памяти, Далее устройство функционирует так, как и при выполнении микрокоманд микропрограмм первого подмножества, Таким образом, при выполнении микро- программ первого подмножества микрокоманды, следующие после микрокоманд ветвления, выбираются из блока 2 памяти, При выполнении микропрограмм второго подмножества микрокоманды, следующие после микрокоманд ветвления, выбираются из блока 1 памяти, Реализация такого подхода позволяет на этапе проектирования микрокомандный базис равномерно размещать в первом и втором блоках 1, 2 памяти, уменьшать их информационную емкость и сложность устройства в целом, т.е, увеличивать коэффициент использования емкости памяти микрокоманд.

Формула изобретения

1. Микропрограммное устройство управления по авт.св. N 1399738, о т л и ч а ющ е е с я тем, что, с целью увеличения коэффициента использования емкости памяти микрокоманд, оно дополнительно содержит дешифратор, элемент ИЛИ, триггер и коммутатор, первый информационный вход которого соединен с первым выходом регистра, выход сигнала микрооперации

"Конец команды" которого соединен с вхо1705825 дом синхронизации триггера и управляющим входом коммутатора, второй информационный вход которого соединен с входом дешифратора и является входом кода операции устройства. выходы дешифратора соединены с входами элемента ИЛИ, выход которого соединен с информационным входом триггера, выход которого соединен с входом признака режима формирователя детерминированной последовательности.

2. Устройство по п,1, о т л и ч а ю щ е ес я тем. что формирователь детерминированной последовательности содержит два элемента ИЛИ, два элемента И и триггер, инверсный выход которого соединен с его информационным входом, вход установки в ноль которого соединен с выходом первого элемента И, прямой вход которого соединен с первым входом второго элемента И и с выходом первого элемента ИЛИ, вход кото5 рого является информационным входом формирователя. второй вход элемента И соединен с инверсным входом элемента И и является входом признака режима формирователя, выход второго элемента И соеди10 нен с первым входом второго элемента

ИЛИ, второй вход и выход которого подключены соответственно к входу начальной установки формирователя и входу установки в единицу триггера, синхровход и прямой вы15 ход которого являются соответственно синхровходом и выходом формирователя.

1705825

©..г

Составитель Г.Тимонькин

Техред М.Моргентал Корректор Т.Палий

Редактор Н.Каменская

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 194 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб., 4/5

Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в качестве управляющей подсистемы в высокоимпедансных системах контроля и управления сбором и обработкой информации

Изобретение относится к вычислительной технике и может быть использовано при построении устройств управления и управляющих автоматов

Изобретение относится к вычислительной технике, в частности к средствам автоматической проверки цифровых объектов

Изобретение относится к вычислительной технике и может быть использовано в контроллерах и ЭВМ

Изобретение относится к вычислительной технике и предназначено для обеспечения микропрограммного управления устройств обработки данных

Изобретение относится к вычислительной технике и может быть использовано при проектировании средств управления многопроцессорных вычислительных систем

Изобретение относится к цифровой вычислительной технике, в частности к микропрограммным устройствам управления , и может быть использовано в вычислительных системах, устройствах связи, контрольно-измерительных приборах , системах управления внешними устройствами и в процессорах специального назначения

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве контроллера АСУ технологическими процессами

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении микропрограммных устройств управления распределенных цифровых систем, проектируемых на однотипных БИС и реализующих параллельные алгоритмы обработки информации

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности
Наверх