Способ контроля логических устройств

 

Изобретение относится к технической диагностике и может быть использовано при контроле интегральных логических схем и цифровых устройств, построенных на их основе. Цель изобретения - повышение достоверности контроля технического состояния логических устройств за счет определения суммарной, взаимной корреляционной функции входов и выходов (корреляционного портрета) контролируемого устройства. Для определения корреляционного портрета на первый информационный вход объекта контроля (ОК) подаютИзобретение относится к технической диагностике и может быть использовано при контроле интегральных логических схем и цифровых устройств, построенных нз их основе.Цель изобретения - повышение достоверности контроля технического состояния логических устройств.Способ основан на использовании корреляционного анализа для определения технического состояния логических уст-входное тестовое воздействие в виде псевдослучайной последовательности, при этом на информационных выходах ОК за счет реакции на входное воздействие появляются импульсы напряжения. Эти импульсы суммируют и определяют парциальную взаимную корреляционную функцию импульсного тестового воздействия на первом входе ОК и просуммированных импульсов напряжения со всех выходов. Повторяют аналогичную последовательность операций для второго и всех последующих входов ОК. Используя коррелятор, работающий в режиме накопления, определяют суммарную взаимную корреляционную функцию как сумму парциальных взаимных корреляционных функций, которая и является корреляционным портретом. Сравнивая полученный корреляционный портрет ОК. с эталонным корреляционным портретом, определяют техническое состояние ОК. Устройство содержит генератор 4 тестовых воздействий, объект 10 контроля, коммутатор 9, формирователи 8, 14 строба, сумматор 11, коррелятор 12, генератор 15 эталонных реакций, блок 16 сравнения. 7 ил.ройств. Взаимная корреляционная функция логического устройства (нелинейного элемента) по цепи вход-выход может быть определена из выраженияRy.x(r)=y/ x(t)y(t-r)dt.VIО Ою01ONгде x(t) - входной тестовый сигнал в' виде импульсов псевдослучайной последовательности,-

COl03 СОВЕТСКИХ

COl (ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (н)э G 01 R 31/28

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4681643/21 (22) 13.03.89 (46) 30.01.92. Бюл. М 4 (72) С.С.Тарашкевич, В.M.Ñoëoaüåî, tO.К.Воронов и В,Б,Шаповал (53) 621.382.82 (088.8) (56) Авторское свидетельство СССР

М 1260885, кл. G 01 R 31/28, 1983, Авторское свидетельство СССР

М 1552138, кл. G 01 R 31/28, 1988. (54) СПОСОБ КОНТРОЛЯ ЛОГИЧЕСКИХ УСТРОЙСТВ (57) Изобретение относится к технической диагностике и может быть использовано при контроле интегральных логических схем и цифровых устройств, построенных на их основе. Цель изобретения — повышение достоверности контроля технического состояния логических устройств эа счет определения суммарной. взаимной корреляционной функции входов и выходов (корреляционного портрета) контролируемого устройства. Для определения корреляционного портрета на первый информационный вход объекта контроля (0K) подают

Изобретение относится к технической диагностике и может быть использовано при контроле интегральных логических схем и цифровых устройств, построенных на их основе.

Цель изобретения — повышение достоверности контроля технического состояния логических устройств, Способ основан на использовании корреляционного анализа для определения технического состояния логических уст„, ЖÄÄ 1709256 Al входное тестовое воздействие в виде псевдослучайной последовательности, при этом на информационных выходах 0К за счет реакции на входное воздействие появляются импульсы напряжения. Эти импульсы суммируют и определяют парциальную взаимную корреляционную функцию импульсного тестового воздействия на первом входе ОК и просуммированных импульсов напряжения со всех выходов. Повторяют аналогичную последовательность операций для второго и всех последующих входов ОК. Используя коррелятор, работающий в режиме накопления, определяют суммарную взаимную корреляционную функцию как сумму парциальных взаимных корреляционных функций, которая и является корреляционным портретом. Сравнивая полученный корреляционный портрет ОК. с эталонным корреляционным портретом, определяют техническое состояние ОК. Устройство содержит генератор 4 тестовых воздействий, объект 10 контроля, коммутатор 9, формирователи 8, 14 строба, сумматор 11, коррелятор 12, генератор 15 эталонных реакций, блок 16 сравнения. 7 ил. ройств. Взаимная корреляционная функция логического устройства (нелинейного элемента) по цепи вход-выход может быть определена из выражения

1т йу,х(т)= — f (1)У(Т-Г)От, где х(с) — входной тестовый сигнал в виде импульсов псевдослучайной последовательности;

1709256

Rx = RK9+ AR3

55 у(т) — выходной сигнал в виде импульсов напряжения;

Т вЂ” время интегрирования, равное длительности псевдослучайной последовательности.

В общем случае для объекта контроля, имеющего N входов и М выходов, при воздействии входного тестового сигнала x(t) на одном из входов на выходах появляются сигналы yi(t) l = 1,М как реакции на входной сигнал. Суммарный выходной сигнал

Парциальную взаимную корреляционную функцию объекта контроля определяют как взаимную корреляционную функцию импульсного входного тестового воздействия на одном из входов и суммой импульсов напряжения всех выходов (реакции на этот сигнал) Суммарная взаимная корреляционная функция объекта контроля определяется

Я,. (Х} =Я1() +... +Яд 1 (r}+

+йи(т) = и (г).

Значение суммарной взаимной корреляционной функции, полученное коррелятором в режиме накопления, позволяет оценить техническое состояние логического устройства. Для исправного объекта контроля выполняется условие где R — эталонное значение суммарной взаимной корреляционной функции обьекта контроля;

Л - среднеквадратическое отклонение суммарной взаимной корреляционной функции от Я „, полученное на основе статистической обработки результатов измерений на исправных объектах контроля.

Невыполнение этого условия говорит о неисправности контролируемого логического устройства.

Измерение суммарной взаимной корреляционной функции — корреляционного портрета объекта контроля реализуют в следующей последовательности. На первый

5 l0

40 информационный вход объекта контроля подают входное тестовое воздействие в виде псевдослучайной последовательности (ПСП). На информационных выходах за счет реакции элементов на это воздействие появляются импульсы напряжения. Эти импульсы суммируют и определяют парциальную взаимную корреляционную функцию импульсного входного тестового воздействия и просуммированных импульсов напряжения всех выходов, аналогично повторяют эту последовательность операций с вторым входом и т.д. до последнего входа включительно. На корреляторе, работающем в режиме накопления, определяют суммарную взаимную корреляционную функцию — корреляционный портрет как сумму парциальных взаимных корреляционных функций, Этот корреляционный портрет является выходной реакцией объекта контроля, которую сравнивают с эталонной реакцией, и по результату сравнения определяют техническое состояние обьекта контроля, Эталонную реакцию получают предварительно с использованием эталонного устройства, либо расчетным путем.

На фиг.1 приведена блок-схема устройства для реализации способа; на фиг,2— эпюры, поясняющие работу устройства; на фиг.3 — пример реализации генератора тестового воздействия; на фиг.4 — пример реализации коммутатора; на фиг.5 — пример реализации генератора эталонных реакций; на фиг.б- пример реализации блока сравнения; на фиг,7 — вид парциальной и суммарной корреляционных функций для логического элемента 2И вЂ” НЕ.

Устройство для реализации способа контроля логических устройств содержит генератор 1 одиночных импульсов, тактовый генератор 2, первую схему 3 И, генератор 4 тестовых воздействий, схему 5 задержки, инвертор 6, вторую схему И 7, первый формирователь 8 строба, коммутатор 9, объект

10 контроля, сумматор 11, коррелятор 12, третью схему И 13, второй формирователь

14 строба, генератор 15 эталонных реакций, блок 16 сравнения, схему ИЛИ 17, индикатор t8. Причем первый 1-1 и второй 1-2 входы генератора 1 одиночных импульсов соединены с контактами переключателя

"Пуск", первый 1-1 выход генератора 1 одиночных импульсов соединен с первым 4 — 1 входом генератора 4 тестовых воздействий, с первым 8 — 1 входом первого формирователя 8 строба, первым 9-1 входом коммутатора 9, первым 17 — 1 входом схемы ИЛИ 17, первым входом генератора 15 эталонных реакций, четвертым входом блока 16 сравнения, второй 1-2 выход генератора 1 оди1709256

30

40

55. ночных импульсов подключен к второму 3-2 входу первой схемы И 3, первый 3 — 1 вход которой соединен с выходом схемы 5 задержки, с входом инвертора 6, с вторым 9-2 входом коммутатора 9, выход — àêòîâîãî генератора 2 подключен к третьему 3-3 входу первой схемы И 3, выход которой соединен с вторым 4-2 входом генератора 4 тестовых воздействий, второй 4-2 выход которого подключен к входу схемы 5 задержки, а первый 4 — 1 выход подключен к третьему 9-3 входу коммутатора 9 и к второму 12 — 2 входу коррелятора 12, первый 12 — 1 вход которого соединен с выходом сумматора 11, информационный вход которого г одключен к информационному выходу объекта 10 контроля, информационный вход которого соединен с выходом коммутатора 9, второй выход которого подключен к первому 13 — 1 входу третьей схемы И 13 и к первому 7 — 1 входу второй схемы И 7, выход которой соединен с вторым 8 — 2 входом первого формирователя 8 строба, выход которого подключен к четвертому 3 — 4 входу первой схемы И 3, второй 7 — 2 вход второй схемы И

7 подключен к второму 12 — 2 выходу коррелятора 12 и к второму 13-2 входу третьей схемы И 13, выход которой соединен с первым 14 — 1 входом второго формирователя 14 строба, второй 14 — 2 вход которого соединен с выходом схемы ИЛИ 17, а выход соединен с вторым 15 — 2 входом генератора 15 эталонных реакций, первый 15 — 1 выход которого соединен с вторым 17.-2 входом схемы ИЛИ

17, третий 15 — 3 вход подключен к первому

12-1 выходу коррелятора 12, второй 15 — 2 выход генератора 15 эталонных реакций подключен к третьему 16 — 3 входу блока 16 сравнения, второй информационный 16 — 2 вход которого подключен к информационному выходу генератора 15 эталонных реак-. ций, а первый информационный 16-1 вход подключен к информационному выходу коррелятора 12, третий 12-3 вход которого соединен с выходом инвертора 6, вход индикатора 18 соединен с выходом блока 16 сравнения.

Генератор 4 тестовых воздействий содержит счетчики 19 — 21, запоминающее устройство 22, элементы ИЛИ 23, 24.

Коммутатор 9 содержит счетчик 25, дешифратор 26, инверторы 271...27п, элементы И

281...28П. Генератор 15 эталонных реакций содержит элементы И 29, 32, счетчики 30, 31, запоминающее устройство 33. Блок 16 сравнения содержит цифровые компараторы 34, 35. элементы ИЛИ 36, 39, триггеры 37, 38, элемент НЕ 40, линию 41 задержки.

В качестве коррелятора 12 может быть использован серийный прибор для исследования корреляционных характеристик X 6—

Устройство работает следующим образом.

При включении питания состояние устройства не определено. При нажатии кнопки "Пуск" (фиг.1) генератор 1 одиночных импульсов вырабатывает импульс положительной полярности (фиг.2а), который устана вливает генератор 4 тестовых воздействий, коммутатор 9, второй формирователь 14 строба, генератор 15 эталонных реакций, блок 16 сравнения в нулевое состояние, а первый формирователь 8 строба — в единичное состояние, при этом горит зеленый светодиод индикатора 18, обеспечено исходное состояние.

К моменту окончания действия импульса на выходе 1 генератора 1 одиночных импульсов импульс, снимаемый с второго инверсного выхода 1 — 2, блокирует первую схему И 3, которая до установки исходного состояния запрещает прохождение тактовых импульсов (фиг.2б) с выхода генератора

2 тактовых импульсоа на второй вход генератора 4 тестовых воздействий. По окончании действия импульса отрицательной полярности на выходе схемы 5 задержки (фиг.2в) первая схема И 3 разблокируется и разрешает прохождение тактовых импульсов на второй 4 — 2 вход генератора 4 тактовых воздействий (фиг.2г). Импульс отрицательной полярности с выхода схемы

5 задержки задним фронтом через инвертор

6 обеспечивает включение коррелятора 12, поступая на вход 12 — 3 коррелятора 12, по этому же импульсу коммутатор 9 обеспечивает подачу тестового сигнала на первый вход объекта 10 контроля с выхода 4-1 генератора 4 тестовых воздействий (фиг.2д).

Выходная реакция в виде импульсов напряжения на М выходах объекта 10 контроля суммируется в сумматоре 11 и поступает на первый вход 12-1 коррелятора 12, на аторой 12-2 вход которого поступает такой же, как и на вход объекта 10 контроля, те тоаой сигнал (фиг.2д). Коррелятор 12 определяет парциальную взаимную корреляционную функцию импульсного входного тестового воздействия на первом входе объекта 10 контроля и просуммиро- ° ванных импульсов напряжения всех M выходов (фиг.2е). Длительность тестового воздействия — 2048 тактов. Коррелятор работает в режиме накопления. По окончании тестового воздействия на выходе генератора 4 тестовых воздействий формируется импульс обнуления счетчиков 19 — 21 (фиг.3), который на время определения а корреляторе 12 парциальной взаимной корреляцион1709256

50 ной функции через схему 5 задержки блокирует прохождение тактовых импульсов на генератор 4 тестовых воздействий (фиг,2в,е). По окончании определения парциальной взаимной корреляционной функции на выходе 12 — 2 коррелятора 12 формируется импульс "Конец измерения" (фиг.2ж). Задним фронтом импульса на выходе схемы 5 задержки запускается коррелятор 12, коммутатор 9 по второму импульсу на его входе подключает на второй вход объекта 10 контроля импульсы тестового воздействия с выхода генератора 4 тестовых воздействий, формирование которых начинается с момента окончания импульса отрицательной полярности на выходе схемы 5 задержки. Процесс определения второй парциальной взаимной корреляционной функции происходит аналогично, Кроме того, одновременно с ее вычислением происходит и суммирование с первой парциальной взаимной корреляционной функцией. После определения N— -1 парциальных взаимных корреляционных функций и их суммы коммутатор 9 подключает N-вход объекта 10 контроля для прохождения тестового воздействия. С выхода коммутатора 9 на вход 7 — 1 второй схемы И

7 и на первый 13 вход третьей схемы И 13 прикладывается высокий уровень напряжения (фиг.2з), который разрешает прохождение импульса "Конец измерения" с выхода

12 — 2 коррелятора 12 на вход 8 — 2 первого 8 и вход 14 — 1 второго 14 формирователей строба, По этому импульсу первый формирователь 8 строба устанавливается в нулевое состояние (фиг.2л) и тем самым блокирует прохождение тактовых импульсов на генератор 4 тактовых импульсов, а второй формирователь 14 устанавливается в единичное Состояние (фиг.2к) и разблокирует прохождение импульсов "Считывание

100 Гц" с первого выхода 12 — 1 коррелятора

12 через элемент И 29 на счетный вход счетчика 30, кроме того, зти импульсы поступают на вход 16 блока 16 сравнения с выхода элемента И 28 (фиг.5). С приходом первого импульса "Считывание 100 Гц" на вход счетчика 30 (фиг.5) задается первый адрес первого отсчета эталонного корреляционного портрета, хранящегося в ППЗУ 33 (фиг.5).

Этим же импульсом выбирается первый отсчет измеренного корреляционного портрета из коррелятора 12, Отсчеты поступают параллельными кодами на блок 16 сравнения (фиг.6), где в цифровых компараторах

34, 35 происходит их сравнение. Результат сравнения появляется на выходе триггера

37 спустя время, равное задержке в линии

41 задержки импульсов "Считывание 100

Гц" с выхода элемента И 29 и на время окончания переходных процессов в цифровых компараторах 34 и 35. В случае хотя бы одного несовпадения триггеры 37, 38, элемент ИЛИ 39, элемент НЕ 40 обеспечивают изменение состояния D-триггера 18 на противоположное — горит красный светодиод. в случае совпадения — орит постоянно зеленый светодиод.

После сравнения 100 отсчетов элемент

И 32 (фиг.5) формирует сигнал окончания сравнения (фиг,2и), который переводит второй формирователь 14 строба в нулевое состояние (фиг.2к), чем запрещается прохождение импульсов "Считывание 100

Гц" на блок 16 сравнения, и процесс измерения заканчивается.

Применение способа иллюстрируется на примере контроля двухвходового логического элемента 2И вЂ” НЕ (микросхема

155ЛАЗ). Парциальная взаимная корреляционная функция. полученная на каждом выходе элемента, показана на фиг.7а, суммарная корреляционная функция на двух выходах — на фиг.7б (для исправного элемента), При наличии неисправности, приводящей к снижению уровня логической "1" элемента, неисправность проявляется в виде искажения формы суммарной взаимной корреляционной функции (фиг.7), Формула изобретения

Способ контроля логических устройств, включающий подачу на контролируемое устройство напряжения питания, подачу на входы контролируемого логического устройства импульсного тестового воздействия, вычисление взаимной корреляционной функции импульсного тестового воздействия и сигнала, характеризующего реакцию контролируемого логического устройства, о т л ич а lo шийся тем, что, с целью повышения достоверности контроля технического состояния логических устройств, суммируют. импульсные сигналы со всех выходов контролируемого устройства при подаче импульсного тестового воздействия на каждый из его входов, вычисляют парциальную взаимную корреляционную функцию импульсного тестового воздействия по каждому входу и суммы выходных импульсов со всех выходов контролируемого устройства, суммируют парциальные взаимные корреляционные функции, сравнивают полученную суммарную взаимную корреляционную функцию с эталонным значением и по результатам сравнения делают вывод о техническом состоянии контролируемого устройства.

1109256

Puef а У и

U

0 г и а и

;е и

3

6иг2

Г !

1709256

1709256

Составитель С.Петров

Редактор Т.Лошкарева Техред M.Моргентал Корректор М.Демчик

Заказ 423 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Способ контроля логических устройств Способ контроля логических устройств Способ контроля логических устройств Способ контроля логических устройств Способ контроля логических устройств Способ контроля логических устройств Способ контроля логических устройств Способ контроля логических устройств 

 

Похожие патенты:

Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля логических устройств

Изобретение относится к технике контроля микросхем

Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля цифровых устройств, в частности для многоканальной параллельной визуальной индикации статических сигналов с возможностью выбора оператором для анализа любой группы каналов

Изобретение относится к контрольноизмерительной технике и может быть использовано для автоматизированного контроля цифровых блоков, включающих в себя большие интегральные схемы

Изобретение относится к контрольно-измерительной технике и может быть использовано при проверке логических микросхем

Изобретение относится к контрольно-измерительной технике и может быть использовано при контроле микросхем

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля контактирования логических блоков с установками тестового контроля

Изобретение относится к контрольно-испытательной технике и может быть использовано для переключения логических элементов при испытании их работоспособности

Изобретение относится к электротехнике, в частности к диагностированию устройств релейной защиты и противоаварийного управления в системах электроснабжения (РЗА)

Изобретение относится к контрольно-измерительной технике и может быть использовано для обнаружения и указания места неисправного элемента в цифровых схемах

Изобретение относится к автоматике и вычислительной технике и может быть использовано при отладке логических блоков, микропроцессорных систем, ЭВМ и т.д

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре контроля при электротермотренировке цифровых блоков и при испытаниях их на ресурс

Изобретение относится к анализаторам электронных схем. Устройство содержит интегральную схему, содержащую: схему логического анализатора, имеющую первый вход, принимающий множество сигналов, и первый выход для обеспечения выбранных выборок сигналов, поступающих на первый вход, и первый блок, имеющий первый вход, подключенный к схеме логического анализатора для приема одного или более сигналов, поступающих на его первый вход, и выход, подключенный к схеме логического анализатора для непосредственной подачи на него отдельного набора из одного или более сигналов, которые основаны на одном или более сигналах на первом входе первого блока, согласно заранее определенной функции, причем заранее определенная функция является конфигурируемой. Технический результат заключается в повышении отладочных возможностей и расширении функциональных возможностей. 3 н. и 14 з.п. ф-лы, 11 ил.
Наверх