Устройство для разделения во времени двух последовательностей сигналов

 

Изобретение относится к вычислительной технике и может быть использовано длясинхронизации двух асинхронных процессов, в частностм для синхронизации регулярных либо случайных последовательностей импульсов, например, в устройствах обмена между активными абонентами (тиЛа магистраль - вычислительная машина). Отличительной особенностью устройства является то, что оно отрабатывает с взаимной синхронизацией входные последовательности сигналов независимо о их регулярности по обоим входам. Целью изобретения явля,- ется повышение точности синхронизации перекрывающихся последовательностей за счет исключения помех. Поставленная цель достигается за счет введения элементов И- НЕ 5, 6, триггера 9. 2 ил.75 лФиг./СПс^Ою го о ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 1/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

6 (21) 4784432/24 (22) 17.01.90 (46) 30.01.92. Бюл. ¹ 4 (71) Научно-производственное объединение

"Норд" (72) 10.И.Грецко, Э.Б.Гусянов и Э.З,Зейналов (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 1287163, кл. G 06 F 11/16, 1985.

Авторское свидетельство СССР № 544957, кл. G 06 F 1/04, 1975. (54) УСТРОЙСТВО ДЛЯ РАЗДЕЛЕНИЯ ВО, ВРЕМЕНИ ДВУХ ПОСЛЕДОВАТЕЛЬНО СТЕЙ ИМПУЛЬСОВ (57) Изобретение относится к вычислитель-. ной технике и может быть использовано для

„„5LI„„1709292 А1 синхронизации двух асинхронных процессов, в частности для синхронизации регулярных либо случайных последовательностей импульсов, например, в устройствах обмена между активными абонентами (типа магистраль — вычислительная машина). Отличительной особенностью устройства является то, что оно отрабатывает с взаимной синхронизацией входные последовательности сигналов независимо о их регулярности по обоим входам, Целью изобретения явля.ется повышение точности синхронизации перекрывающихся последовательностей за счет исключения помех. Поставленная цель достигается за счет введения элементов ИНЕ 5, 6, триггера 9. 2 ил.

30

55

Изобретение огносится к Rhl ислиii.льнпй технике L1 может быть испо1ьзо«эно для синхронизации двоих асинхронных процесcoB, R частности для синхронизации регулярных либо случайных последовательностей импульсов, например, в устройствах обмена между двумя активными абонентами (типа магистраль — вычислительная машина).

Цель изобретения — повышение точности. синхронизации перекрывающихся последовательностей за счет исключения помех, На фиг. 1 приведена схема устройства; на фиг. 2 — диаграммы: а и б — эпюры сигналов их на асинхронных входах устройства; в, г — эпюры сигналов на выходах элементов

И-НЕ; д, е — эпюры сигналов на выходах элементов И; ж, к — эпюры сигналов на прямом и инверсном выходах триггера 9; л, м— выходные сигналы триггеров; н, р — эпюры сигналов на первом и втором синхронных выходах устройства, Устройство содержит первый 1 и второй

2 триггеры, элементы И 3 и 4, элементы

И-НЕ 5 и б, элементы И 7 и 8, триггер 9, формирователи 10 и 11 импульсов, элементы 12 и 13 задержки, асинхронные входы 14 и 15 устройства и синхронные выходы 16 и

17 устройства, Устройство работает следующим образом.

При оценке схемы устройства видно, что она симметрична. Поэтому работу устройства удобнее рассматривать, выделив в схеме два симметричных по построению (но не обязательно по временным характеристикам) каналы: первый канал — триггер 1, элементы И 3 и 7, элемент И-НЕ б, формирователь 10 импульсов, элемент 12 задержки, вход 14 и выход 16; второй канал— триггер 2, элементы И 4 и 8, элемент И-НЕ

5, формирователь 11 импульсов, элемент 13 задержки, вход 15 и выход 17, Триггер 9 является общим для обоих каналбв и состояние его выходов определяет наряду с состоянием триггеров 1 и 2, а также формирователей 10 и 11 порядок формирования очередного выходного сигнала.

Предлагаемое устройство ни при каких параметрах элементов устройства и сочетания входных сигналов не выдаст на выход перекрывающиеся сигналы (импульсы).

Между ними обязательно имеется пауза, минимальное значение которой определяется задержками по включению (запуску) формирователя 10 или 11, а также задержкой элемента И 3 или 4.

Длительность минимального интервала между формируемыми на выходах 16 и 17 уcTpovlcTBBx импульсами т1 2 минимальный интервал между началом последнего предыдущего импульса (сигнала) на выходе 16 и началом следующего импульса на выходе

17, г2 1 — интервал между началом импульса нэ выходе 17 и следующим импульсом на выходе 16. Асимметричные задержки нередки в тех случаях, когда приходится синхронизировать работу двух разнотипных устройств с различным минимально необходимым временем для пользования общим ресурсом, например в устройствах обмена между ма истралью и вычислительной машиной.

Неравенство между т1,2 и т2,1 влияет лишь на длительность выходных сигналов и минимальный возможный интервал между началами сигналов на выходах 16 и 17, что не отражается на качестве работы устройства, поэтом j примем т1,2 = 72,1 =- т, причем 7 =

= тф + Л гз, где тф — длительность импульса, вырабатываемого формирователя 10 и 1 1;

Л г, — суммарная задержка по включению формирователя (его устойчивого запуска) и прохождения через первый или второй элемент И), Рассмотрим несколько характерных случаев отработки различных сочетаний сигналов на входах 14 и 15.

Игходное состояние элементов устройства следующее; на прямых выходах триггеров 1 и 2 присутствуют низкие уровни ("0"), триггер 9 находится в произвольном состоянии, формирователи 10 и 11 не возбуждень, т.е, на их прямых выходах имеются "0", а на и н зе рсн ых — "1" (высокие уровни), Длительность г,х входных положительных сигналов меньше тф длительhocòè íа выходах формирователя импульсов, Различные характерные сочетания входных сигналов приведены на диаграммах фиг, 2а, б, На первый канал (вход 14 устройства) поступают импульсы 1, 2, 5, б, 8, 9, 10, 12 и 13, а на второй канал (вход 15 устройства) — импульсы 3, 4, 7 и 11. Через бац+1 обозначим интервал между началами поступления 1-ro u (i+1)-го импульсов (i = 1, 13).

Показанные сигналы характеризуют следующие ситуации:

1) импульсы поступают лишь на один из входов устройства либо на оба и т < т, 1+1;

2) импульсы поступают на разные входы и ц+1 < 2 независимо оТ того, перекрываются частично или совсем не перекрываются сигналы;

3) импульсы совпадают.

В первом случае (фиг, 2а, сигналы 1, 2) высоким уровнем импульса "1" на входе 14. триггер 1 устанавливается в единичное по,709292 ложение на прямом выходе (фиг. 2л), который подается на вторые входы элементов

И-HE 5 и 6, а также на первый вход элемента

И 3. Поскольку на прямых выходах формирователей 10 и 11 (фиг. 2н, р, импульс 1) в 5 это время присутствует нулевой уровень, а на инверсных — соответственно высокий, то высокий уровень присутствует и на всех входах, куда они подключены (для каждого формирователя свои) непосредственно, либо 10 через элемент,задержки, Поэтому на инверсном выходе элемента И 6 формируется сигнал блокировки установки в "0" триггера 9 по входу сброса в ноль (фиг. 2в), а по входу установки в единицу (фиг. 2д) поступает по- 15 ло>кительный сигнал, устанавливающий высокий уровень на прямом выходе триггера 9 или подтверждающий его, если он уже был в единице (фиг. 2ж, к).

Начало совпадения высокий уровней на 20 всех входах элемента И 3 запускает формирователь 10 и через 673 формируется положительный и отрицательный выходные импульсы. Максимальная задержка сигнала с входа на выход устройства в этом случае 25 равна сумме задержек распространения или срабатывания триггеров 1 и 9 и элкемента И 7, Появление низкого уровня на инверСном выходе формирователя 10 через элемент И-НЕ 6 снимает блокировку эле- 30 мента И 8 (фиг, 2.в), через элемент 12 задержки уровень поступает на элементы И 3, а также на вход сброса в ноль триггера 1, В последнем случае прямой выход триггера 1 своего состояния не изменяет до тех пор, 35 пока не кончится входной импульс 1, т.е. если не совсем строго, лишь через время вх (zex < тф) он вернется в исходное состояние. Все устройство в этом случае вернется в исходное состояние через тф (конец фор- 40 мирования выходного импульср).

Если до конца выходного импульса 1 (фиг, 2н) на вход 14 поступает кратковременная помеха, которая может на краткое время установить триггер 1 на прямом вы- 45 ходе в высокое состояние, но ложного запуска не произойдет, поскольку блокирован элемент И 3, а к моменту снятия с него блокировки сбросится триггер 1 (низкий уровень имеется уже по первому входу эле- 50 мента И 3).

Отработка второго входного импульса (фиг. 2а, импульс 2) по этому же входу, если

fl,ã > тф+ Ьt3ep, происходит. аналогично, поскольку устройство 3а это время успевает 55 вернуться в исходное состояние.

Так же аналогично, но уже по второму каналу с задействованием соответствующих симметричных элементов при 1ц+ >

> гф+ Alee происходит отработка импульса по второму каналу, поскольку работа его тоже начинается с исходного состояния.

Рассмотрим второй случай, когда 0 <

< ц+1 < т. Имеется ввиду, что первый импульс поступил на один канал, а второй — на другой (случай помехи рассмотрен для О.н

< т для импульсов по одному каналу), т.е. импульсы 2 и 3(фиг. 2б).

Пусть для определенности первым пришел импульс 2 (вход 14), а затем импульс 3 (вход 15) уже второго канала, До начала поступления импульса 3 на вход установки в единицу триггера 1, устройство отрабатывает импульс 2 аналогично импульсу 1. Поскольку с началом формирования входного импульса 2, блокировка на входе элемента И 8 уже снялась, то с установкой прямого выхода триггера 2 в единицу создается возможность для установки (фиг. 2е) на инверсном выходе триггера 9 (фиг. 2к) высокого уровня, Этим подготавливается возможность запуска формирователя 11 во втором канале после окончания выходного импульса первого канала (высокий уровень на второй вход элемента И 4) с учетом для второго выхода.

Остальные процессы (работа) в устрой-. стве протекают аналогично рассмотренным выше с учетом симметричности схемы и воздействия v того, что элементы первого канала работают аналогично элементам второго канала, когда на первом канале формировался импульс 1.

Сказанное относится и к импульсам 4 и

5, только в данном случае единица (в сравнении с импульсами 2 и 3) приходится на начало поступления импульса 4 на инверсном выходе триггера 9. Все остальное с учетом симметрии устройства и поступления сигналов происходит аналогично.

Для третьего случая, когда тц+1 = 0 (импульсы 6 и 7 на фиг. 2).(возможное отклонение равно Лтб или ht;), на прямых выходах триггеров 1 и 2 одновременно устанавливаются высокие уровни, с которыми полный набор единиц появляется на всех входах элементов И 7 и И 8, в данном случае (с учетом действия последнего импульса 5) и на элементе И 3. Но уже через h ts Л t5 на третьих входах элементов И 7 и И 8 имеются нули, блокируя оба эти элементы. Сформированные на выходах этих элементов одновременные положительные импульсы с длительностью, равной задержке распространения через один простой логический элемент (Ate или ЛЫ), не вызывают изменения состояния триггера 9 после окончания воздействия этих импульсов. Кратковре-

1709292

10 менное (Л t5= Л t6) возможное появление единиц на обоих выходах триггера 9 изменяется. опять к исходному состоянию, поскольку для возможного случайного переброса триггера длительность разрушения его (т.е. появления единиц на обоих выходах) должна существовать по крайней мере на две задержки, что невозможно.

Триггер возвращается в состояние, бывшее у него до воздействия этих импульсов из-за того, что за время их воздействия с учетом действия емкостей входов-выходов, ассиметрия сигналов на входах-выходах по сути не нарушается, поскольку для последующего возможного переброса три гера нужно существование полной симметрии по крайней мере на время, превышающее задержку срабатывания триггера 9.

Таким образом, в данном случае (после отработки импульса 5 по первому каналу, единовременным поступлением импульсов

6 и 7) совпадение всех высоких уровней на входах элемента И 3 начинается по крайней мере на время Л tg + Л tg раньше, чем на входах элемента И 4. Но, поскольку на входах последнего они существуют лишь на время Л ts = -Лт5, а для запуска формирователя нужно время по крайней мере в 5 — 7 раз большее, то допускается лишь формирователь 10, формируя выходной сигнал на прямом выходе. Импульс с инверсного выхода блокирует уже по второму входу элемент И 4, через элемент И 6 снимает блокировку элемента И 8, что приводит к перебросу триггера 9, но однако не запускает формирователь 11, поскольку на элемент

И 4 до этого уже поступил низкий уровень.

Через элемент 12 задержки происходит также сброс по входу сброса в "0" триггера

1 и установка низких уровней на входах первого 7 и четвертого 3 элементов И, Как только в первом канале (выход 16) закончится формирование выходного импульса, обеспечивается полный набор высоких уровней на входах элемента И 4, что вызывает запуск формирователя 111 и формирование выходного сигнала по второму каналу (выход 17). По первому каналу происходит возврат устройства в исходное состояние, а по второму устройство находится в фазе действия по инверсному выходу сигнала формирователя 11, т.е. проиСходит блокировка по второму входу элемента И 3 до конца формирования своего выходного сигнала,.снятие через элемент И-HE 5 блокировки элемента И 7, а через элемент задержки 13 — сброс триггера 2 в "0" и устал5

55 новка низкого уровня на первом входе зле мента И 8, Если бы после поступления импульсов б и 7 следующий импульс 8 пришел через speмя, превышающее 2 г, т.е, т < t7,в < 2 т, то за его ВреМА устоойство успело бы вернуться в исходное состояние и работало бы аналогично данному .

Однако поскольку 167 = 0, а у < t78 < то хоть к приходу по входу 14 импульса 8 триггер 1 и готов к его приему, он устанавливается в единицу, а также устанавливает такбй уровень íà Q-выходе триггера 9. апределяющего очередность запуска выходных формирователей, запуск формирователя 10 сдвинется до окончания выходного импульса формирователя 11, В резуг ьтате начало формирования выходного импульса 8 формирователем 10 сдвигается почти к приходу импульса 9 по тому >ке каналу (фиг, 2а, н).

Это приводит к тому, что время ta,g между началом фактического формирования выходного импульса по первому каналу и поступлением следующего импульса (в данном случае 9), по этому же каналу мень-ше г, т.е. 0 < та,g < т, Если следующий входной импульс B K3 нале кончается pBHbLUe окончания предыду его выходного импульса, -о он не воспринимается устройством, поскольку вначале срабатывает блокировка низким уровнем по входу 4 (в данном случае элемента ИЗ), а к моменту ее снятия низкий уровень присутствует уже на выходе триггера 1, Таким образом, импульс 9 отфильтровывается устройством и на его выход не проходит. После окончанл4 выходного импульса 8 устройство возвращается в исходное состояние., Отработка импульса 10 по первому каналу проходит аналогично импульсу 2, а импульсов 11 и 12 аналогично импульсам 4 и 5; поскольку их отрабо-ка начинается с исходнога состояния, так же как и импульса 13, Формула изобретения

Устройство для разделения во времени двух последовательностей сигналов, содержащее два триггера, два элемента И; два формирователя импульсов, два элемента задержки, причем прямой выход первого триггера соединен с первым входом первого элемента И, прямой выход второго триггера— с первым входом второго элемента И, выход первого элемента И соединен с входом первого формирователя импульсов, инверсный выход которого соединен с входом первого элемента задержки, выход которого соединен с входом сброса в "0" первого триггера, выход второго элемента И вЂ” с входом второ1709292 го формирователя импульсов, I .Hâåpñíûé выход которого соединен с входом второго элемента задержки, выход которого соединен с входом сброса в "0" второго триггера, входы установки в "1" первого и второго 5 триггеров являются соответственно первым и вторым входами асинхронных сигналов устройства, прямые выходы первого и второго формирователей импульсов — соответственно первым и вторым синхронными 10 выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности синхронизации перекрывающихся последовательностей путем исключения помех, введены третий и четвертый элементы И, 15 первый и второй элементы И-НЕ и третий триггер, причем инверсный выход первого формирователя импульсов соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с первым входом 20 третьего элемента И и с прямым выходом

I а Вк. f4

Ю 8х.5

8 Ы.и-ие0 ъ Них,И-Ие ОЫХ.И7 й/х.Н8

AC ВФ(Х.TP3

< ВЫХ.Tg9

A ВИХ.TPf

: Фг BbfkTP. и 8мх.f6 дих. f7 первого триггера, инверсный выход второго формирователя импульсов — c первым входом второго элемента И-НЕ, второй вход которого соединен с первым входом четвертого элемента И и с прямым выходом второго триггера, выход первого элемента И-НЕ— с вторым входом четвертого элемента И. выход второго элемента И-НŠ— с вторым входом третьего элемента И. выход первого элемента задержки соединен с третьим входом третьего элемента И и с вторым входом первого элемента И, выход второго элемента задержки — с третьим входом четвертого элемента И и с вторым входом второго элемента И, выход третьего элемента И,— с входом установки в "1" третьего триггера, выход четвертого элемента И вЂ” с входом сброса в "0" третьего триггера, прямой выход которого соединен с третьим входом первого элемента И, инверсный выход — c третьим входом второго элемента И.