Аналоговый перемножитель

 

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повышение точности перемножения за счет стабилизации входного сопротивления. Аналоговый перемножитель содержит с первого по восьмой усилительные транзисторы 1-8, с первого по четвертый токозадающие резисторы 9-12, блок 13 динамической нагрузки, дополнительный блок 14 динамической нагрузки. Работа аналогового перемножителя по перемноженик) двух сигналов-сомножителей основана на реализации метода переменной крутизны. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (И) (я)э G 06 G 7/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4730190/24 (22). 11.08.89 (46) 30.01.92 Бюл. % 4 (71) Конструкторское бюро Красноярского завода телевизоров и Красноярский политехнический институт (72) В.И.Юзов, А,А.Голосов и В.А.Чавлытко (53) 681.331 (088,8) (56) Тимонтеев В.Н.. Величко П.М., Ткаченко B.À, Аналоговые перемножители сигналов в радиоэлектронной аппаратуре. М.:

Радио и связь, 1982, с.24-25.

Авторское свидетельство НРБ

М 32999, 30.11.82.

Изобретение относится к радиотехнике и может быть использовано при создании бала нсн ых модуляторов, синхронных детекторов, регуляторов усиления и других высокочастотных устройств в интегральном исполнении.

Известна базовая схема перемножите. ля, содержащая первый — шестой транзисторы, первый:и. второй резисторы . нагрузки, общая точка которых соединена с одним из выводов источника питания, и генератор тока, включенный между вторым выводом питания и эмиттерами пятого и шестого транзисторов, объединенные базы первого и четвертого транзисторов являются первым входом перемножителя,, объединенные базы второго и третьего транзисторов — его вторым входом,коллекторы первого и третьего транзисторов подключены к выводу первого резистора нагрузки, коллекторы второго и четвертого транзисторов — к выводу второго резистора (54) АНАЛОГОВЫЙ ПЕРЕМНОЖИТЕЛЬ (57) Изобретение относится к электрическим вычислительным устройствам и может быть . использовано в. аналоговых вычислительных . машинах. Целью изобретения является, повышение точности перемножения за счет стабилизации входного сопротивления. Аналоговый перемножитель содержит . с первого по восьмой усилительные транзисторы 1- 8, с первого по четвертый токозада- ющие резисторы 9-12, блок 13 динамической нагрузки, дополнительный блок 14 динамической нагрузки. Работа аналогового перемножителя по перемножению двух сигналов-сомножителей основана на реали- . зации метода переменной крутизны. 2 ил.

1 нагрузки, базы пятого и шестого транзисторов являются соответственно третьим и четвертым входами перемножителя, коллектор пятого транзистора соединен с эмиттерами первого и второго транзисторов, а коллекторы шестого — с эмиттерами третьего и.чет-. вертого..

Недостатком известного решения является низкая температурная стабильность коэффициента передачи, ограниченный частотный диапазон иэ-за влияния емкостей коллекторов и нагрузки, большое число выводов, препятствующее использоваыию подобных устройств в интегральных схемах со средней и большой степенью интеграции.

Часть указанных недостатков устранена в аналоговом перемножителе, содержащем первый-девятый транзисторы, первый — третий токозадающие резисторы и каскад динамической нагрузки, попарно обьеди-неннь е базы первого и четвертого, а также

1709353

15

35

55 второго и третьего транзисторов являются симметричным входом для второго сигнала, коллекторы первого и третьего транзисторов подключены к первому входу динамической нагрузки, а коллекторы второго и четвертого — к ее второму входу, базы пятого и шестого транзисторов являются первым симметричным входом перемножителя, коллектор пятого транзистора соединен с эмиттерами первого и второго . транзисторов, а коллектор шестого —. с эмиттерами третьего и четвертого, базы седьмого, восьмого и девятого. транзисторов соединены с коллектором девятого и подключены к источнику смещения, эмиттеры седьмого, восьмого- и девятого транзисторов соответственно через первый, второй и третий токозадающие резисторы подключены к выводу источника питания, коллекторы седьмого и восьмого транзисторов соединены соответственно с эмиттерами пятого и шестого транзисторов, Входные сопротивления известного устройства по обоим входам сильно зависят от амплитуды входных сигналев, имеют значительную емкостную .составляющую, что затрудняет согласование входов с внутренними сопротивлениями источников сигнала, приводит к снижению точности преобразования особенно для широкополосных сигналов, Целью изобретения является повышение точности преобразования за счет стабилизации входных сопротивлений аналогового перемножителя, Указанная цель достигается тем, что в аналоговый перемножитель, содержащий с первого по восьмой усилительные транзисторы, с первого по четвертый токозадаю щие резисторы, блок динамической нагрузки, эмиттеры первого и второго усилительных транзисторов соединены между собой, эмиттеры третьего и четвертого усилительных транзисторов соединены между собой, базы первого и четвертого усилительных транзисторов соединены между собой, базы второго и третьего усилительных транзисторов соединены между собой, коллекторы первого и третьего усилительных транзисторов подключены к первому входу блока динамической нагрузки, к второму входу которого подключены коллекторы второго и четвертого усилительных транзисторов, коллектор и база пятого усилительного транзистора соединены с базой шестого усилительного транзистора, коллектор которого подключен к эмиттеру третьего усилительного транзистора, шина питания блока динамической нагрузки соединена с первой шиной питания аналогового перемножите4

I ля, первой и второй выходными шинами которого являются первый и -второй выходы блока динамической нагрузки, дополнительно введен блок динамической нагрузки, первый и второй выходы которого подключены к базам соответственно первого и BT0" рого усилительных транзисторов, эмиттер первого усилительного трайзистора соединен с первым выводом первого токозадающего резистора, второй вывод которого через второй токозадающий резистор под- . ключен к колЛектору пятого усилительного транзистора, первый вход дополнительноro блока динамической нагрузки соединен с первым выводом третьего токозадающего резистора, второй вывод. которого через четвертый токозадающий резистор подключен к коллектору и базе седьмого усилительного транзистора и к базе восьмого усилительного транзистора, коллектор которого соединен с вторым входом дополнительного блока динамической нагрузки, шина питания которого подключена к первой шине питания аналогового перемножителя, к .

25 второй шине питания которого подключен . эмиттеры пятого, шестого, седьмого и восьмого усилительных транзисторов, вторые выводы первого и третьего токозадающих резисторов являются соответственно входами первого и второго сигналов — сомножителей аналогового перемножителя, Техническая сущность предлагаемого решения состоит в способе формирования противофазных токов, когда один из токов (неинвертированный) формируется подключением токораспределительного узла множительной ячейки к источнику сигнала через инвертор с единичным усилением по току, образованным термокомпенсированным делителем напряжения, состоящим из второго токозадающего резистора и транзистора в диодном включении, и транзистором, включенным по схеме с общим эмиттером. Это обеспечивает высокостабильное частотно-независимое входное сопротивление аналогового перемнбжителя, позволяет существенно расширить. динамический диапазон входных сигналов, по крайней, мере по первому, сигнальному входу, Это существенно повышает точность преобразования и частотный диапазон аналогового перемножителя, Известно использование инверторов тока с термокомпенсированным смещением и единичным усилением по току для перехода от двухполярного симметричного

Сигнала к однополярному несимметричному, На фиг. 1,изображена принципиальная. схема аналогового перемножиталя; на фиг.

1709353

2 — принципиальная схема динамической нагрузки..

Аналоговый перемножитель содержит, первый — восьмой транзисторы 1-8, первый — четвертый токозадающие резисторы 5

9-12, первую 13 и вторую 14 динамические нагрузки, базы первого 1 и четвертого 4 транзисторов подключены к первому выходу второй динамической нагрузки, базь! второго 2 и третьего 3 — к ее второму 10 выходу, коллекторы первого 1 и третьего 3 транзисторов соединены с первым входом первой динамической нагрузки 13, коллекторы второго 2 и четвертого 4- с ее вторым входом, эмиттеры третьего 3 и четвертого 15

4 транзисторов соединены с коллектором шестого транзистора 6-непосредственно, а змиттеры первого 1 и второго 2 — с коллектором пятого транзистора 5, а также базами пятого транзистора 5 через после- 20 довательно соединенные четвертый 12 и третий 11 токозадающие резисторы подключены к первому входу второй динамической нагрузки 14, коллектор восьмого . транзистора 8 соединен с вторым входом 25 второй динамической нагрузки 14, эмиттеры пятого 5, шестого 6, седьмого 7 и восьмого 8 транзисторов соединены с вь1водом источника питания, второй вывод источника питания подключен к выводам первой 13 и 30 второй 14 динамических нагрузок, общая . точка первого 9 и второго 10 токозадающих резисторов является первым, сигнальным входом аналогового перемножителя, общая точка третьего 11 и четвертого 12 то- 35 козадающих резисторов — его вторым, управляющим входом, входами аналогового перемножителя являются выходы первой динамической нагрузки 13.

Динамическая нагрузка содержит диф- 40 ференциальный усилительный каскад, выполненный на девятом 15 и десятом 16 транзисторах, базы которых являются входами динамической нагрузки. Змиттеры объединены и через эмиттерный резистор 45

17 соединены с первым выводом источника питания, а коллекторы через первый 18 и второй 19 коллекторные резисторы подключены к второму выводу источника питания, эмиттерные повторители 20, 21 своими кол- 50 лекторами подключены к выводу источника питания, базами — к коллекторам девятого

15 и десятого 16 транзисторов, их змиттеры, являющиеся выходами динамической нагрузки, соединены с базами девятого 15 и 55 десятого 16 транзисторов соответственно через первый 22 и второй 23 резисторы обратной связи.

Аналоговый перемножитель работает следующим образом.

От первого входа к первому токораспределительному узлу — эмиттерам первого

1 и второго 2 транзисторов — через первый токозадающий резистор поступает ток !11, Поскольку входное сопротивление токораспределительного узла много меньше величины первого токозадающего резистора 9, величина тока, втекающего в первый токораспределительный узел, оказывается рав-, ной

Uex !

11=l01- —, Ro, где lo1 — постоянная составляющая тока;

Ro — величина, юкозадающего резистора;

Uex1 — ПЕРВОЕ ВЫХОДНОЕ НаПРЯжЕНИЕ.

От того же первого входа к второму токораспределительному узлу множительной ячейки — эмиттерам третьего 3 и четвертого

4 транзисторов — через тококомпенсированный делитель напряжения, образованный вторым токозадающим резистором 10 и пятым транзистором 5, включенным в ди-. одном режиме, и инвертор, выполненный на шестом транзисторе 6, поступаетток !12. Так как выходное сопротивление термокомпенсированного делителя практически равно величине второго токоэадающего резистора

10, а коэффициент передачи по току инвертора с термокомпенсированным делителем напряжения равен единице, величина тока, втекающего во второй токораспределительный узел множительной ячейки, .равна

I12=lo1+Uex1 Ио.

От второго входа аналогового перемножителя через третий токозадающий резистор

11 к первому входу второй динамической нагрузки 14 поступает ток !21. Входное сопротивление динамической нагрузки очень

I мало:

Rex=Rg1/K. где Вз! — величина сопротивления 22, 23 обратной второй динамической нагрузки 14;

К вЂ” коэффициент усиления дифференциального усилителя, выполненного на девя-, том 15 и десятом 16 транзисторах.

Поэтому величина тока, втекающего в первый вход второй динамической нагрузки, определится выражением

l21 = !02!4х2/Ro.

От второго же входа аналогового перемножителя к второму входу второй динами1709353 ческой нагрузки 14 подается ток Ized через термокомпенсированный делитель напряжения, выполненный на четвертом токозадающем резисторе 12 и седьмом транзисторе 7, включения в диодном режи- 5 ме, и инвертор тока, выполненный. на восьмом транзисторе 8. Так как коэффициент . усиления по току инвертора 8 и термокомпенсированного делителя напряжения 12, 7 равен единице, величина тока, втекающего 10 во второй динамической нагрузки 14, оказывается равной

0вх1

I22= Io2+0 ex2/Ro.

dU

= Rs1„

Rs2 2

0вых1=+0вх1 и

Ro Pl

202= Rs1$22 I21}

Овых2=0вх1, Rsz 02

Ro Pт или после замены напряжения 0 его

35 значением, найденным ранее, Предлагаемый аналоговый перемножитель обладает высокой линейностью по первому, сигнальному входу. Линейность его no второму, управляющему входу соответствует линейности. прототипа. Это определяет

45 основные областИ использования предлагаемого решения — балансные модуляторы и смесители, синхронные детекторы, регуля-торы усиления различных высокочастотных устройств.

50 Входное сопротивление аналогового перемножителя по обоим входам практически равно!

lo1 — 0вх1 Ro.

Io1 — 0вх1 о. !

1 !

01 " 0вх1/Ro, з=

101 + Овх1/Ro !

4 вх=Ro/2

55. стабильно и.частотно-независимо в широком диапазоне частот, отличается большой линейностью, что обеспечивает малые рассогласования с выходными источниками сигналов, подключенными через полоскоВторая динамическая нагрузка 14, имеющая коэффициент передачи где dl- разность входных токов;, dU — разность потенциалов на выходах второй динамической нагрузки 14, формирует на входах множительной ячейки — базах первого 1, четвертого 4 и второго

2, третьего 3 транзисторов — разность потенциалов, пропорциональную второму входному сигналу

Под действием этого сигнала перераспределяются между транзисторами первым 1 и вторым 2, а также третьим 3 и четвертым

4 токи, втекающие соответственно в первый и второй токораспределительные узлы. Для величины токов, протекающих через первый — четвертый транзисторы 1-4 можно записать

1 е где pr — температурный потенциал перехода, равный при нормальной температуре

25 мВ.

На первый вход первой динамической нагрузки 13 поступают токи первого 1 и

Третьего 3 транзисторов;

I1=lo1 +.1 .1

1 еО27 РТ, 1 27фТ

Ro 1- 2ЪТ 1 — 2 tpT на второй вход той же динамической нагрузки 13 поступают токи второго 2 и четвертого

4 транзисторов:

b=lo1

+ +

<027Ä 1 -О 7ф

+ Uex1 1 1

R, Щ7 Т -и2/Ут

1 е 1 е

Первая динамическая нагрузка, имеющая коэффициент передачи, равный

d0

Rsz

dI формирует на своих выходах симметричные противофазные напряжения с амплитудой

0 1=+0-1 п$2 Овх2 . В31

Во, Ут йо

1709353, 10 б В Pl Usx

Ф

Uo Uo

Xsx=Rs —, fT вые или коаксиальные кабели. Величина нелинейности входных сопротивлений имеет порядок

I где Uo — постоянный потенциал на входах аналогового перемножителя, и при обычных условиях (Ro равно двум 10 волновым сопротивлениям линии) не превышает долей процента. Величина реактив- . ной составляющей входного сопротивления где Rs — объемное сопротивление базы транзистора;

f — рабочая частота;

1т — частота единичного усиления транзистора, . имеет индуктивный характер и пренебрежимо мала во всем рабочем диапазоне частот.

Введение дополнительных элементов и связей позволяет повыситЬ точность преоб- . разования аналогового перемножителя за счет стабилизации и линеаризации его входных сопротивлений по обоим входам, а 30 также линеаризации и стабилизации коэф° фициента передачи пО первому. сигнальному входу..

Сокращение в два раза числа входов аналогового перемножителя позволяет ис- 35 пользовать его в интегральных микросхемах средней и большой степени интеграции, где число выводов обычно ограничивает допустимый объем схемы.

Входные постоянные потенциалы ана- 40 логового перемножителя по обоим входам . расположены на одном низкопотенциальном уровне, что обеспечивает удобство согласования с входными устройствами.

Формула изобретения

Аналоговый, перемножитель, содержащий с первого по восьмой усилительные транзисторы, с первого по четвертый токозадающие резисторы, блок динамической 50 нагрузки, эмиттеры первого и второго усилительных транзисторов соединены между собой, эмиттеры третьего и четвертого усилительных транзисторов соединены между собой, базы первого и четвертого усилительных транзисторов соединены между собой, базы второго и третьего усилительных транзисторов соединены между собой, коллекторы первого и третьего усилительных транзисторов подключены к первому входу блока динамической нагрузки, к второму: входу которого подключены коллекторы второго и четвертого усилительных транзисторов, коллектор и база пятого усилительного транзистора соединены с базой шестого усилительного транзистора, коллектор которого подключен к эмиттеру третьего усилительного транзистора, шина питания блока динамической нагрузки соединена с первой шиной питания аналогового перемножителя, первой л второй выходными шинами которого являются первый и второй выходы блока динамической нагрузки, отличающийся тем, что, с целью повышения точности перемножения за счет стабилизации входного сопротивления, в него введен дополнительный блок динамической нагрузки, первый и второй выходы которого подключены к базам соответственно первого и второго усилительных транзисторов, эмиттер первого усилительного транзистора соединен с первым выводом первого токоэадающего резистора, второй вывод которого через второй токоэадающий резистор подключен к коллектору пятого усилительного транзистора, первый вход дополнительного блока динамической нагрузки — с первым выводом третьего токозадающего резистора, второй вывод которого через четвертый токозадающий резистор ° подключен к коллектору и базе седьмого усилительного транзистора и к базе восьмого усилительного транзистора, коллектор которого соединен с вторым входом допол-, нительного блока динамической нагрузки, шина питания которого подключена к первой шине питания аналогового перемножителя, к второй шине питания которого подключены эмиттеры пятого — восьмого уси- лительных транзисторов, вторые выводы первого и третьего токозадающих резисторов являются соответственно входами пер- . вого и второго сигналов-сомножителей аналогового перемножителя.

1709353

Сиен

Ипр.

Фиг.7

Составитель С. Бабкин

Техред М.Моргентал Корректор M. Кучерявая

Редактор М; Циткина

Производственно-издательский комбинат."Патент", г. Ужгород, ул, Гагарина, 101

Заказ 4 8 - Тираж, Подписное

ЙНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5