Генератор двоичной последовательности

 

Изобретение относится к импульсйой[ технике и может использоваться в контрольно-измерительной технике. Цель изобретения - расширение функциональныхвозможностей за счет обеспечения возможности изменения структуры формируемых последовательностей - достигается введением в генератор двоичной последовательности группы элементов И 7.1-7.п. элементов 10-12 задержки, группы блоков 13.1-13.k сравнения, блока 14 памяти, элемента ИЛИ-НЕ 16, счетчика 20 импульсов, формирователя 22 одиночного импульса, .адаптера 23, шины 24 "Пуск" и образованием новых функциональных связей. На чертеже также показаны: сумматор 1 по модулю два, регистр 2 сдвига, триггерЗ, элементы И 4, 18 и 19, генератор 5 тактовых импульсов, ре^гистр 6. счетчик 8 импульсов, элемент 9 задержки, блок 15 сравнения, элемент ИЛИ 17, элемент НЕ 21. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (и)з Н 03 К 3/84

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ возможностей за счет обеспечения возможности изменения структуры формируемых последовательностей — достигается введе-: нием в генератор двоичной последовательности группы элементов И 7.1-7.п, " элементов 10 — 12 задержки, группы блоков . 13.1-13,k сравнения, блока 14 памяти, элемента ИЛИ-НЕ 16, счетчика 20 импульсов, формирователя 22 одиночного импульса, . адаптера 23,.шины 24 "Пуск" и образованием новых функциональных связей. На чертеже также показаны: сумматор 1 по. модулю два, регистр 2 сдвига, триггер 3, элементы И

4, 18 и 19, генератор 5 тактовых импульсов, регистр 6, счетчик 8 импульсов, элемент 9 задержки, блок 15 сравнения, элемент ИЛИ

17, элемент НЕ 21. 2 ил.

Изобретение относится к импульсной технике и может быть использовано для генерации двоичных последовательностей оперативно перестраиваемых по составу и очередности формирования составляющих их кодовых наборов в зависимости от нужд контроля (диагностики) цифровых объектов.

Известен генератор псевдослучайных чисел, содержащий последовательно соеди.ненные генератор синхротактов, регистр сдвига и блок линейных обратных связей, Недостатком известного устройства яв- .ляется невозможность с его помощью осуществлять целенаправленный синтез сложных составных двоичных последова. тельностей, обеспечивающих одновременно полноту тестирования цифровых, объектов и селекцию и исключение запре- . щенных кодов, анализ генерируемых двоичных последовательностей.

К АВТОРСКОМУ С8ИДЕТЕЛЬСТВУ

I (21) 4778132/21 (22) 05.01.90 (46) 30.01.92. Бюл, М 4 (71) Московский научно-исследовательский институт приборной автоматики (72) Б.И. Крыжановский и В.М. Киперберг (53) 621.374.2 (088.8) (56) Варакин Л.Е. Теория сложных сигналов.

М.: Советское радио, 1970. с. 243-270.

Авторское свидетельство СССР

М 1324091, кл, Н 03 К 3/84; 1986. (54) ГЕНЕРАТОР ДВОИЧНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ (57) Изобретение относится к импульсйой, технике и может использоваться в контрольно-измерительной технике. Цель изобретения — расширение функциональных

ЯХ «, 1709505A1

Наиболее близким по технической сущности и достигаемому эффекту является устройство, содержащее последовательно связанные сумматор по модулю два и регистр сдвига, последовательно соединен- О ные триггер и элемент И, выход которого О соединен со входом управления сдвигами (Я регистра сдвига, а также генератор синхро- О)

-тактов. (Л

Недостатком этого технического решения является неизменная для всех прове- ряемых объектов очередность следования двоичных кодов, что приводит к невозможности возбуждения некоторых последовательных (содержащих элементы памяти) цифровых объектов. Кроме того, известное техническое решение не позволяет осуществлять целенаправленный синтез тестовых воздействий и анализ потока генерируемых двоичных кодов (определять число различ1709505 ных двоичных кодов генерации или длину пакета генерации, определять, содержится ли в пакете генерируемых кодов любой конкретный код и на каком такте он формируется, определять очередность следования кодов); что необходимо делать при синтезе тестов и оценка эффективности тестирования определенных цифровых объектов при нестандартных ситуациях.

Указанные недостатки известных технйческих решений приводят к низкой эффективности контроля и диагностике цифровых объектов с использованием псевдослучайных кодов.

Целью изобретения является расширение функциональных возможностей генератора путем изменения структуры генерируемых последовательностей.

Поставленная цель достигается тем, что в генератор двоичной последовательности, . содержащий последовательно соединен-, .ные сумматор по модулю два и п-разрядный регистр сдвига; последовательно соединенные триггер и элемент И, выход которого соединен с входом управления сдвигами регистра сдвигов, а также генератор синхротактов, причем вход сумматора по модулю два соединен с шиной постоянной логической единицы, введены регистр выдачи, группа элементов И, счетчик адреса, первый, второй, третий и четвертый элементы задержки, группа элементов сравнения, ПЗУ, элемент сравнения, первый и второй элементы ИЛИ, второй и третий элементы

И, счетчик пакета, элемент НЕ, формирователь одиночного импульса и адаптер.

За счет введенных указанных элементов в цепях обратных связей сдвигового регистра осуществляется оперативная перестройка генератора двоичной последовательности таким образом, что на выходе генератора образуются двоичные последовательности, отличающиеся друг от друга по составу и/или очередности. следования двоичных кодов, что обеспечивает ynpasление из состава двоичной последовательности запрещенных кодов при сохранении полноты тестирования объекта контроля, генерацию .составных двоичных последовательностей для повышения полноты тестирования на нескольких различных полиномах кодирования (многочленах обратных связей) при автоматической перестройке генератора в единой процедуре генерации.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — блок-схема адаптера.

Генератор двоичной последовательности содержит соединенные последовательно сумматор 1 по модулю два и и-разрядный регистр сдвига 2, соединенные последовательно триггер 3 и элемент И 4, выход которого соединен со входом управления сдвигами регистра сдвига 2, и генератор

5 синхротактов 5. Вход сумматора 1 по модулю два соединен с шиной постоянной логической единицы. В генератор введены регистр выдачи 5, группа элементов И 7, счетчик адреса 8, первый 9, второй 10, тре10 тий 11 и четвертый -12 элементы задержки, группа элементов сравнения 13, ПЗУ 14, элемент сравнения 15, первый 16 и второй

17 элементы ИЛИ, второй 18 и третий 19 элементы И, счетчик пакета 20, элемент НЕ

15 21, формирователь одиночного. импульса 22 и адаптер 23. Группа выходов (1...n) регистра сдвига 2 соединена поразрядно с одноименными группами; входов регистра выдачи 6, группы элементов И 7 и группы

20 элементов, сравнения 13. Группа выходов (1...n) регистра выдачи 6 через адаптер 23 соединена с группой (1,. и) выходов устройства, группа выходов (1.1...1.1) адаптера 23 поразрядно соединена с одноименной груп25 пой входов счетчика адреса.8, группа выходов (2,1...2.1) адаптера 23 поразрядно соединена с одноименной группой входов элементов сравнения 15, группа входов (1...I} которой поразрядно соединена с одно30 именной группой входов ПЗУ 14 и с группой выходов (1...1) счетчика адреса 8. Группы выходов (1.1...1 n) ... (К.1.„К,п) адаптера 23 поразрядно соединены с одноименными группами входов группы элементов сравне35 ния 13. Выход управления адаптера 23 соединен с первым входом второго элемента И

18 и со входом элемента НЕ 21, выход которого соединен с первым входом третьего элемента И t9, второй вход которого соеди40 нен с выходом первого элемента ИЛИ 16, входы которого соединены раздельно с выходами каждого элемента сравнения группы элементов сравнения 13. Группа выходов (1 ...и) ПЗУ 14 поразрядно соедине45 на со второй группой входов (1...n) группы элементов И 7; группа выходов которой(1...n) поразрядно соединена с группой входов (1...п) сумматора 1 по модулю два, Выходы второго 18 и третьего 19 элементов И

50 соединены с соответствующими входами второго элемента ИЛИ 17, выход которого соединен со входами записи регистра выдачи 6. Выход переполнения счетчика пакета

20 соединен со входом опроса элемента

55 сравнения 15 и через второй элемент задержки 10 со счетным входом счетчика адреса

8. Выход генератора синхротактов соединен с синхровходами формирователя одиночного импульса 22 и первого элемента N

4. Вход установки в состояние логического

1709505

После подключения объекта (например, объекта контроля) к выходам адаптера 23 по сигналу "ПУСК" открывается формйрова25 тель одиночного импульса 22 и пропускает на свой выход из серии синхроимпульсов генератора 5 одиночный импульс, который устанавливает в исходное состояние ре30 гистр 2 сдвига; регистр 6 выдачи, счетчика адреса 8 (записывается. код адреса начала), счетчик пакета 20 и через выход устройства установки в ноль объект (при необходимости). Затем через элемент 12 задержки. устанавливает в единичное логическое 35 состояние триггер 3. Исходное состояние счетчика адреса 8 определяется адресом начала (АН), защитным в адаптере 23. Записанный код, например, при n = k = 8 АН =

00000001 с выходов (1...1) счетчика 8 адреса поступает на ПЗУ 14, на выходах(1;..n) которого устанавливается, информация,. представляющая собой двоичный полином обратных связей регистра 2 сдвига; По каждому синхроимпульсу, поступающему с вы40

45 хода элемента И 4, регистр 2 сдвига формирует на своих выходах (1...n) двоичный код, представля1ощий собой сдвиг на один разряд в сторону старших разрядов

50, содержимого регистра.2 сдвига с одновременной записью в его младший разряд(первый) -суммы по модулю два "1" и битов замкнутых, т. е. открытых через элементы И

7.1...7.п обратных связей регистра 2 сдвига, соединяющих соответствующие выходы 55 (1...n) регистра 2 сдвига с одноименными входами (1 ...n) сумматора 1 по модулю два.

Замкнутые обратные связи определяются пелиномом обратных связей — двоичным кодом на выходах (1 ...n) ПЗУ 14. нуля триггера 3 соединен с выходом элемента сравнения 15, Вход установки в состояние логической единицы триггера: 3 соединен через четвертый элемент задержки 12 с выходом формирователя одиночного 5 импульса 22 и с входами установки в ноль регистра сдвига 2, регистра выдачи 6, счетчиков адреса 8 и пакета 20, а также с выходом установки в ноль устройства. Выход первого элемента И 4 соединен со счетным 10 входом счетчика пакета 20 через первый. элемент задержки 9 со входом опроса группы элементов сравнения 13, вторым входом второго элемента И 18 и через третий элемент задержки 11 с третьим входом третье- 15 го элемента И 19, а также с выходом синхронизации устройства. Вход "Пуск" устройства соединен с одноименным входом формирователя одиночного импульса 22;

Генератор двоичной последовательно- 20 сти работает следующим образом, Одновременно по каждому синхроимпульсу осуществляется прибавление "1" на счетчике 20 пакета. Через время задержки элемента 9 происходит опрос группы элементов сравнения 13, каждая из которых сравнивает сформированный на выходе регистра 2, сдвига на данном синхротакте двоичный код с кодом, заданным адаптером 23 на выходах {1...п) ... (К.1...К.n), который является запрещенным для объекта кодом. Каждый запрещенный и-разрядный код поступает на группу входов элементов сравнения 13.1...13.п с соответствующей группы выходов запрещенных кодов адаптера 23.

Элемент 9 задержки выбирается таким, чтобы опрос элементов сравнения 13.1...13.k осуществляется после завершения формирования очередного кода на выходах (1...n) регистра 2 сдвига.Если объект не имеет запрещенных кодов, то на выходе управления адаптера 23 имеет место уровень "1", который через эле- . мент НЕ 21 запирает элемент И 19 и непос-. редственно открывает элемент И 18; В результате независимо от работы группы .элементов сравнения 13 по каждому.синх. роимпульау через элемент задержки 9. элемент И 18 и элемент ИЛИ.17 формируется импульс записи на соответствующем входе регистра 6 выдачи, осуществляющий запись— очередного сформированного двоичного кода на выходах (1...n) регистра 2 сдвига через. одноименные входы (1...n) регистра выдачи

6 в этот регистр, с выходов которого через адаптер 23 очередной код поступает на объ-, ект.

Если объект имеет запрещенные коды, например, коды 11110011 и 00011001, то на выходе управления адаптера 23 имеет место уровень "О", который через элемент 21 НЕ открывает элемент И 19 и запирает элемент

И 18. В результате при появлении на выходах(1...n) регистра 2 сдвига одного из запрещенных кодов {любого в любой очередности) на выходе "сравнения" соответствующего элемента сравнения

13.1...13.k вырабатывается сигнал сравнения, который через элемент ИЛИ 16 закрывает элемент И 19 для прохождения через него импульса с выхода элемента задержки

11; При этом запрещенный код не записы-, вается на регистр 6 выдачи и не выдается на объект. Все остальные, кроме запрещенных, коды не формируют сигналов сравнения на одном из элементов сравнения

13.1...13.k и не изменяют на выходе элемента ИЛИ 16 уровня "1", который открывает элемент И 19, пропускающий соответствующие синхроимпульсы с выхода элемента задержки 9 на вход записи регистра выдачи 6

1709505

00О0000111 11 1001 111000011001100000000

2й запре- 1 и запрещенщенный код ный код исходный код

50 требуемое тестирование объекта с заданной полнотой и при исключении запрещенных кодов, через элемент задержки 11 и элементы И 19 и ИЛИ 17. Таким образом, все остальные коды поступают на выходы устройства. г

Пусть, например, в качестве объекта ис-пользуется некоторый объект контроля, для проверки которого необходимо генерировать следующие входные воздействия в указанной очередности;

1 10000000

2 . 11000000

3 01100000

4 00110000

5, 10011000

6 11001100

7 01100100

8 00110010.

9 00001100

10 10000110

11 11000011

12 11100001

13 11110000

14 01111000

15 00111100

16 10011110

Эта двоичная последовательность содержит все 27 двоичных кодов, которые требуются для тестирования заданного объекта контроля и, кроме того, содержит два запрещенных кода:

00011001 (после 9-го такта) и

11110011 (после 20-го такта), ко орые, как было описано, записываются в . адаптере 23 и подаются на соответствующие входы элементов сравнения.

Процесс генерации на заданном полиноме обратных связей завершается тогда, когда счетчик 20 пакета отсчитает 2" - 1 синхротактов, т. е. максимально возможный пакет. Если используется укороченный пакет:(как в приведенном выше примере, так как 29 < 2 -1), то укороченный пакЕт повтоЦ рится несколько раз (это не. вредно для тестирования объекта, так как равноценно повторению того же теста). ПосЛе переполнения счетчика пакета 20 осуществляется опрос элемента сравнения 15. При совпадении адресов начала и конца (как, например, в рассматриваемом примере, если взять

АН - АК - 00000001) на.выходе "Сравнение" элемента 15 вырабатывается сигнал конца работы, который сбрасывает в состояние логического нуля триггер 3 и закрывает

17 11001111

18 11100111

19 11111001

20 11111100

21 0 111110

22 00111111

23 00011111

24 00001111

25 00000111

26 00000011

27 00000001

Указанной очередности удовлетворяет, например, полином кодирования, использующий в качестве рабочих обратных связей выходы второго и восьмого разрядов регистра сдвига 2 (это определяется по таблицам или синтезируется заблаговременно на

ЭВМ для конкретного заданного объекта); для чего по адресу АН = 00000001 в ПЗУ 14 программируется соответствующий код управления обратными связями, равный

0100001. При этом будет генерироваться двоичная последовательность (старшие разряды справа): элемент И 4, прекращая подачу синхроимпульсов и останавливая процесс генерации.

Если требуется более сложная генерация, изолирующая не один, а много различных полиномов кодирования (полиномов обратных связей), то адрес конца выбирается АК = 00000010, если требуется генерация на двух различных полиномах, то AK =

00000011, если требуется генерация на трех различных полиномах, и т. д, При этом после сигнала переполнения счетчиком пакета 20 не вырабатывается сигнал сравнения, а, через элемент задержки 10 сигнал переполнения прибавит "1," к содержимому счетчика адреса 8 и сформирует очередной адрес обращения к ПЗУ 14 для рассматриваемого примера:

АН + 1 = 00000010. Во второй ячейке

ПЗУ 14 записан для этого другой код обратных связей, с помощью которого осуществляется, как было описано, аналогичная генерация, но уже другой структуры тестовых воздействий (других кодов и другой их очередности), позволяющих обеспечить

9 1709505

Предлагаемое техническое решение в силу заложенных в нем воэможностей оперативно перестраивать полином кодирования, т. е. изменять структуру и длину генерируемой двоичной последовательно- 5 сти, а также определять длину и состав.генерируемой двоичной последовательности при любом полиноме кодирования, может формировать составные двоичные последовательности, генерируемые на нескольких 10 различных полиномах кодирования, использовать также двоичные последовательности, в которых отсутствуют нежелательные (запрещенные с точки зрения цифрового объекта контроля) двоичные комбинации, 15 позволяет на формальной основе синтезировать для различных цифровых объектов индивидуальные тестовые воздействия (простые или составные двоичные последовательности), наиболее эффективные в каж- 20 дом конкретном случае — для каждого конкретного цифрового объекта. Таким об.-разом, оказывается возможным целенап; равленное повышение полноты тестирования цифровых объектов при ми- 25 нимально возможной длине совокупности теста и, как следствие — повышение эффективности контроля и диагностики этих объектов.

Формула изобретения

Генератор двоичной последовательности, содержащий последовательно соединенные сумматор по модулю два и регистр сдвига, последовательно соединенные 35 триггер и первый элемент И, второй вход которого соединен с выходом генератора: тактовых импульсов, первый счетчик им- пульсов, первый элемент задержки, блок сравнения, элемент ИЛИ, второй элемент И, 40 третий элемент И, первый вход которого соединен с выходом элемента НЕ, регистр, вход управления регистра сдвига соединен

-с выходом первого элемента И, о тл ича юшийся тем, что, с целью расширения 45 функциональных воэможностей за . счет обеспечения возможности изменения структуры формируемых последовательностей, в него введены группа элементов И, второй элемент задержки, третий элемент 50 задержки, четвертый элемент задержки, группа блоков сравнения. блок памяти, элемент ИЛИ-НЕ, второй счетчик импульсов,, формирователь одиночного импульса, адаптер и шина "Пуск", соединенная с первым входом формирователя одиночных импульсов, выход которого соединен с первым входом регистра сдвига, с первым. входом регистра, с первым входом первого счетчика импульсов, с первым входом второго счетчика,импульсов и с входом четвертого элемента задержки, выход которого соединен с первым входом триггера, второй вход которого соединен с выходом блока сравнения, первая группа входов которого соединен с группой выходов первого счетчика импульсов и с группой входов блока памяти, выходы которого соединены с первыми входами соответствующих элементов И группы элементов И, вторые входы элементов И которой соединены с соответствующими выходами регистра сдвига, с первыми группами входов блоков сравнения группы блоков сравнения и с группой входов регистра, выходы которого соединены с входами адаптера, первая группа выходов которого соединена с группой входов первого счетчика импульсов, второй вход которого соединен с выходом второго элемента задержки, вход которого соединен с выходом второго счетчика импульсов и с входом блока сравнения, вторая группа входов которого соединена с второй группой выходов адаптера, выход которого соединен с входом элемента НЕ и с первым входом второго элемента И, выход которого соединен с первыми входом элемента ИЛИ,. второй вход которого соединен с выходом третьего элемента И, второй вход которого соединен с выходом третьего элемента задержки, вход которого соединен с вторым входом второго элемента И, с входами блоков сравнения группы блоков сравнения и с выходом первого элемента задержки, вход которого соединен с вторым входом второго счетчика импульсов и с выходом первого элемента И, второй вход которого соединен с вторым входом формирователя одиночного импульса, выход элемента ИЛИ соединен с вторым входом регистра, выходы элементов И группы элементов И соединены с входами сумматора по модулю два, третий вход третьего элемента И соединен с выходом элемента ИЛИ-НЕ., входы которого соединены с выходами блоков сравнения группы блоков сравнения, вторые группы входов которых соединены с соответствующими группами выходов адаптера.

1709505

1709505

Редактор Н.Горват

Заказ 455 . Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

D /0

Жб

Составитель Б.Крыжановский

Техред М.Моргентал Корректор Л.Бескид на

fir.д иа

ax1$