Устройство для ввода информации

 

Изобретение относится к вычислительной технике и дискретной автоматике, е( частности к устройствам для опроса двухпозиционных датчиков в системах телесигнализации . Цель-изобретения - повыше ние надежности устройства. Сущность изобретения заключается в осуществлении блокировки опроса всех коммутационных элементов в течение одного цикла опроса с помощью управляющего сигнала. Это достигается введением в устройство для ввода информации , содержащее усилители 1, коммутационные элементы 2. первую шину 3 питания, коммутатор 4, элемент И 5, вторую шину 6 питания, блок 8 управления, блок 9 оперативной памяти и формирователь 10, триггер 7 с соответствующими связями. В случае возникновения сбоев при вводе информации время, необходимое для восстановления информации, занимает N циклов ввода, где N - число коммутационных элементов 2, находящихся в замкнутом состоянии. 6 ил.

1711145 Al

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 3/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4643508/24 (22) 27.01.89 (46) 07,02,92. Бюл, ¹ 5 (75) В.А. Молотков, М. Н.Арон штам и

Ю.С.Ицкович (53) 681.327 (088,8) (56) Авторское свидетельство СССР

¹ 1117628, кл. G 06 F 3/02, 1983.

Авторское свидетельство СССР

N. 1619244, кл, G 06 F 3/02. 1989. (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и дискретной автоматике, в частности к устройствам для опроса двухпозиционных датчиков в системах телесигнализации. Цель изобретения — повышение надежности устройства. Сущность изобретения заключается в осуществлении блокировки опроса всех коммутационных элементов в течение одного цикла опроса с помощью управляющего сигнала. Это достигается введением в устройство для ввода информации, содержащее усилители 1, коммутационные элементы 2, первую шину 3 питания, коммутатор 4, элемент И 5, вторую шину 6 питания, блок 8 управления, блок 9 оперативной памяти и формирователь 10, триггер 7 с соответствующими связями. В случае возникновения сбоев при вводе информации время, необходимое для восстановления информации, занимает N циклов ввода, где N — число коммутационных элементов 2, находящихся в замкнутом состоянии. 6 ил.

1711145

15

40

Изобретение относится к вычислительной технике и дискретной автоматике и предназначено для ввода информации о состоянии источников дискретных сообщений, в частности сигналов состояния двухпозиционных датчиков исполнительной автоматики, в управляющую вычислительную систему, и может быть использовано в составе системы телеуправления — телесигнализации для ввода телесигналов в управляющую вычислительную систему.

Цель изобретения — повышение надежности устройства.

На фиг,1 представлена структурная схема устройства для ввода информации; на фиг.2 — временная диаграмма, иллюстрирующая частный случай работы устройства; на фиг,3 — схема блока управления; на фиг,4— временная диаграмма блока управления; на фиг,5 — схема блока оперативной памяти; на фиг,б — схема формирователя импульсов.

Устройство (фиг,1) содержит усилитель

1, коммутационные элементы 2 (контакты релейного абонента), первую шину 3 питания, коммутатор 4, элемент И 5, вторую шину 6 питания, триггер 7, блок 8 управления, блок 9 оперативной памяти. формирователь

10 импульсов, входы 11 и 12.

На фиг.2 приняты обозначения: 13 — сигнал на входе 11 устройства, 14 — сигнал на выходе счетчика адресов, 15 — сигнал на выходе дешифратора формирователя 10; 16 — сигнал на входе 12 устройства; 17 — сигнал на выходе триггера 7; 18 — импульс сброса на выходе триггера формирователя 10.

Блок 8 управления (фиг,3) содержит генератор 19 тактовых импульсов, распределитель 20 импульсов, первый 21 и второй 22 элементы ИЛИ, первый элемент И 23, первый 24 и второй 25 триггеры, генератор 26 одиночных импульсов (ГON), коммутатор 27

"2- 1", счетчик 28 адресов, второй элемент И

29, третий триггер 30, третий 31 и четвертый

32 элементы И.

Распределитель 20 импульсов построен на 8-разрядном сдвигателе на D-триггерах, замыкаемом в кольцо. Номера выходов распределителя 20 импульсов соответствуют номерам тактов его выходных сигналов. Генератор 26 одиночных импульсов обеспечивает формирование импульса установки в нуль счетчика 28 и триггера 30 при смене значения сигнала на входе генератора 26 с нулевого на единичный уровень. Конструктивно генератор 26 выполнен в виде комбинационной схемы формирования импульса на основе линии задержки.. Коммутатор 27

"2-+1" обеспечивает передачу в линию одного из сигналов, поступающих по двум каналам на информационные входы коммутатора 27. Счетчик 28 формирует адрес коммутационного элемента 2.

На временной диаграмме блока 8 управления (фиг,4) приняты обозначения: 33 — сигнал на выходе распределителя 20 импульсов;

34 — 38 — сигналы на первом, втором, третьем, пятом и шестом выходах распределителя 20 импульсов соответственно; 39 и 40— сигналы на третьем и четвертом выходах блока 7 управления соответственно.

Сигнал 34 используется для работы счетчика 28, сигнал 36 — для записи информации в D-триггеры блока оперативной памяти, сигналы 39 и 40 — соответственно для задания режима (запись-считывание) блока

8 оперативной памяти и в качестве сигнала строб-выборки. Привязка по времени асинхронного сигнала, поступающего на второй вход блока 8 управления, осуществляется

D-триггером, на выходе которого формируется синхронный сигнал управления режимом работы устройства. Блок 9 оперативной памяти предназначен для записи и хранения информационного сигнала. задержанного на один такт, и выдачи его в прямом коде.

Блок 9 оперативной памяти (фиг,5) содержит коммутатор 41 "2- 1", первый 42 и второй 43 D-триггеры, буферное оперативное запоминающее устройство 44 (БОЗУ), первый 45, второй 46 и третий 47 элементы

И и элемент ИЛИ 48.

В состав БОЗУ входят накопитель и связанные с ним элементы формирования информационных входов, адресного входа, сигналов режима (запись-считывание) и строба выборки, БОЗУ 44 имеет информационные входы — первый (вход первого разряда) и второй (вход второго разряда), адресный вход, третий и четвертый входы, являющиеся соответственно управляющим входом задания режима работы (запись-считывание) и строба выборки, а также первый (выход первого разряда) и второй (выход второго разряда) выходы, Формирователь 10 (фиг.б) содержит первый триггер 49, элемент ИЛИ 50, шину

51 начальной установки, второй триггер 52, общую шину 53 питания. элемент ИЛИ-НЕ

54 и дешифратор 55 нулевого кода.

Устройство работает следующим образом.

В исходном состоянии сигналом низкого уровня, поступающим с шины 51 начальной установки формирователя 10, через элемент ИЛИ 50 устанавливается в нуль триггер 49, после чего выходным сигналом формирователя 10 осуществляется блокировка триггера 7 по счетному входу, а на

1711145

50

55 инверсном выходе последнего устанавливается единичный сигнал, не препятствующий прохождению сигнала с выхода коммутатора 4 через элемент И 5 на первый вход блока

9 оперативной памяти. Прием информации в блок 9 оперативной памяти производится опросом выходов усилителей 1 с помощью коммутатора 4 в процессе циклического изменения адреса (поз.14, фиг.2) на адресном выходе блока 8управления. Сигналы на входы усилителей 1 поступают с шины 3 питания через коммутационные элементы 2. При протекании тока во входной цепи усилителя

1 (если замкнут соответствующий элемент 2) на выходе усилителя 1 появляется единичный сигнал.

Блок 9 оперативной памяти имеет два режима работы в соответствии со значением сигнала на его пятом входе: режим фиксации сигналов, поступающих на первый вход блока 9, в БОЗУ 44, соответствующий нулевому сигналу, и режим опроса БОЗУ 44, соответствующий единичному сигналу. За один цикл опроса, продолжительность которого соответствует изменению сигнала на выходе счетчика 28 блока 8 управления в пределах его разрядной сетки, сигналы от всех коммутационных элементов 2 через коммутатор 41 и D-триггер 42 записываются в первый разряд соответствующих ячеек

БОЗУ 44, Во всех последующих циклах onроса одновременно с поступлением сигнала от очередного коммутационного элемента 2 на прямой вход элемента И 45 на его инверсный вход поступает с выхода первого разряда БОЗУ 44 значение этого же сигнала, зафиксированное в БОЗУ 44 в предыдущем цикле опроса, В этом случае, если в предыдущем цикле опроса сигнал имел нулевое значение, а в текущем цикле имеет единичное значение, что свидетельствует о появлении соответствующего сигнала, то с помощью схемы обработки фронтов, состоящей из элементов И 45, 46 и элемента ИЛИ

48, элемента И 47 и D-триггера 43 во втором разряде ячеек БОЗУ 44, количество которых равно количеству коммутационных элементов 2, фиксируются факты появления сигналов на выходах соответствующих усилителей 1.

Формирование выходных сигналов устройства осуществляется при каждом поступлении на второй вход блока 8 управления единичного сигнала с первого входа 11 устройства, например, из управляющей вычислительной системы. Под воздействием выходного сигнала D-триггера 25

ГОИ 26 формирует импульс, осуществляющий сброс счетчика 28 и установку триггера

30 в нуль. Тактовые импульсы с первого

40 выхода РИ 20 поступают через элемент И 32 и коммутатор 27 на счетчик 28. Сигнал с выхода второго разряда БОЗУ 44 поступает на второй входэлемента И 29 блока 8управления, на первый вход которого поступает единичный сигнал с выхода D-триггера 25.

На вход второго разряда БОЗУ 44 поступает нулевой сигнал с выхода элемента И 47 через D-триггер 43.Так происходитдотех пор, пока на выходе второго разряда БОЗУ 44 блока 9 оперативной памяти не появится первый единичный сигнал. При этом выходной сигнал элемента И 29 блока 8 управления устанавливает в единичное состояние триггер 30, который своим выходным сигналом закрывает элемент И 32 и блокирует таким образом изменение адресов в счетчике 28, При этом на первом и адресном выходах блока 8 управления формируются соответственно единичный сигнал наличия телесигнала с выхода элемента И 31 и его двоичный код. Во второй разряд ячейку БОЗУ 44, в которой зафиксировано появление сигнала, записывается нулевой код. Выходным сигналом элемента И 31 триггер 24 сбрасывается, При установлении на пятом входе блока

9 оперативной памяти сигнала низкого уровня последний вновь переключается в режим опроса коммутационных элементов

2. Для опроса состояния всех коммутационных элементов 2 или осуществления повторного ввода информации при замкнутых коммутационных элементах 2 на второй вход 12 устройства подается, например, с выхода управляющей вычислительной системы управляющий сигнал (поз.16, фиг,2), после чего триггер 49 формирователя 10 устанавливается в единичное состояния, снимая таким образом блокировочный сигнал с входа установки нуля триггера 7. С помощью выходного сигнала дешифратора 55 нулевого кода формирователя 10 (поз.15, фиг.2) в процессе циклического изменения кода адреса на выходе триггера 7 (поз. 17, фиг.2) формируется сигнал низкого уровня в течение длительности одного цикла опроса коммутационных элементов 2, блокирующий с помощью элемента И 5 выходной сигнал коммутатора 4. При этом в первом разряде всех ячеек БОЗУ 44 блока 9 оперативной памяти фиксируется отсутствие сигналов от всех коммутационных элементов 2, после чего в ближайшем цикле опроса во втором разряде тех ячеек БОЗУ 44, которым соответствуют замкнутые коммутационные элементы 2, фиксируется факт появления сигнала.

Импульс сброса (поз,18, фиг.2) триггера

49 формирователя 10 формируется на выхо1711145

25

45

55 де триггера 52, D-вход которого соединен с общей шиной 53 питания, по положительному фронту выходного импульса триггера 7.

Теперь в ближайших циклах ввода будет последовательно осуществляться ввод указанных сигналов в соответствии с их приоритетами. Для предотвращения сброса триггера 49 формирователя 10 в случае, если в цикле опроса, в котором осуществляется блокировка опроса коммутационных элементов 2, поступает сигнал на первый вход

11 устройства (поз.13, фиг.2), переводящий блок 9 оперативной памяти в режим опроса

БОЗУ 44, выходным сигналом триггера 24 блока 8 управления с помощью элемента

ИЛИ вЂ” НЕ 54 формирователя 10 осуществляется блокировка сигнала на синхровходе триггера 52 формирователя 10, В устройстве обеспечивается опрос состояния коммутационных элементов в произвольный момент времени и повторный ввод информации при замкнутом состоянии коммутационных элементов, При длительной работе известного устройства может иметь мЬсто потеря информации, введенной в управляющую вычислительную систему, например, при кратковременном аварийном пропадании питающего напряжения в управляющей вычислительной системе, или при необходимости осуществить сброс введенной информации для проверки путем последующего повторного ввода информации, появления ложных сигналов, что иногда может происходить во время переходного процесса при ложном срабатывании коммутационных элементов.

В устройстве организация блокировки опроса всех коммутационных элементов за время одного цикла опроса, т.е. внутри одного интервала ввода информации, реализуется достаточно просто, при этом время, необходимое для восстановления информации в случае ее сбоя, занимает в предлагаемом устройстве Nциклов ввода,,где N— число коммутационных элементов, находящихся в замкнутом состоянии, которое может быть гораздо меньше общего числа 2 коммутационных элементов.

Формула изобретения

Устройство для ввода информации, содержащее коммутационные элементы, коммутатор, элемент И, блок оперативной памяти, блок управления, формирователь импульсов, усилители, управляющие входы которых через соответствующие коммутационные элементы соединены с информационными входами коммутатора, выход которого соединен с первым входом элемента И, информационные входы усилителей подключены к второй шине питания, выход элемента И соединен с информационным входом блока оперативной памяти, выход которого соединен с входом установки блока управления, вход выбора режима блока управления является входом запроса устройства, первый выход блока управления — информационным выходом устройства, второй — пятый выходы блока управления соединены с тактовым, чтениязаписи, стробирующим и управляющим входами блока оперативной памяти соответственно, выходы группы блока управления соединены с адресными входами коммутатора, блока оперативной памяти, формирователя импульсов и являются адресными выходами устройства, первый установочный вход формирователя импульсов — стробирующим входом устройства, шестой и седьмой выходы блока управления соединены со стробирующим входом и входом блокировки формирователя импульсов, вход начальной установки которого является входом начальной установки устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введен триггер, выход которого соединен с вторым входом элемента И и входом сброса формирователя импульсов, восьмой выход блока управления соединен с вторым установочным входом формирователя импульсов, первый выход которого соединен с входом установки нуля триггера, счетный вход которого соединен с вторым выходом формирователя импульсов.

1711145

1711145

Риг. Ф

1711145

Составитель И,Карнова

Техред М.Моргентал Корректор Н,Ревская

Редактор А,Козориз

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 339 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5