Цифровой коррелятор

 

Изобретение относится к измерительной технике, преимущественно к анализу формы сигналов, количественной ее оценки и может быть использовано для построения цифровых корреляторов, определяющих оценку монотонной корреляции двух сигналов . Цель изобретения - расширение класса решаемых задач за счет обеспечения возможности вычисления коэффициента монотонной корреляции сигналов. Коррелятор содержит компараторы 1,2, формирователи 3,4, 5, 41 импульсов, элементы И-НЕ 6, 21- 23, элементы И 7-10, 24-28, 37, триггер 11, генератор 12 тактовых сигналов, элемент 13 задержки, счетчик 14, аналого-цифровые преобразователи 15, 16, регистры 17, 18 памяти , две схемы сравнения, два элемента НЕ, два элемента ИЛИ. дешифратор, группу элементов НЕ, блок элементов И-НЕ, блок элементов И, накапливающий сумматор 39, мультиплексор 40, два шинных формирователя.42, 43, делитель 44. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F 15/336

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4733700/24 (22) 01.03.89 (46) 07.02.92. Бюл. М 5 (71) Дальневосточный филиал Научно-исследовательского института "Аргон" Научнопроизводственногоо объединения "Персей" и Институт автоматики и процессов управления ДВО АН СССР (72) Г.Ф.Пономарев и А,П.Шер (53) 681.3(088,8) (56) Авторское свидетельство СССР

М 1416980, кл. G 06 F 15/336, 1986. (54) ЦИФРОВОЙ КОРРЕЛЯТОР (57) Изобретение относится к измерительной технике, преимущественно к анализу формы сигналов, количественной ее оценки и может быть использовано для построения

Изобретение относится к вычислительной технике, преимущественно к анализу формы сигналов, и может быть использовано для построения цифровых корреляторов, определяющих оценку монотонной корреляции двух сигналов.

Цель изобретения — расширение класса решаемых задач за счет обеспечение возможности оценки монотонной корреляции сигналов, На фиг. 1 — 3 приведена структурная схема коррелятора; на фиг. 4 приведены формы сигналов и значения коэффициентов монотонной корреляции, Коррелятор содержит компараторы 1 и

2, формирователи 3 — 5 импульсов, элемент

И-НЕ 6, элементы И 7 — 9, элемент И 10, триггер 11, генератор 12 тактовых импульсов, элемент 13 задержки, счетчик 14, аналогоцифровые преобразователи 15 и 16, регист Ы„„1711181 А1 цифровых корреляторов, определяющих оценку монотонной корреляции двух сигналов. Цель изобретения — расширение класса решаемых задач за счет обеспечения возможности вычисления коэффициента монотонной корреляции сигналов. Коррелятор содержит компараторы 1, 2, формирователи

3, 4, 5, 41 импульсов, элементы И-НЕ 6, 21—

23, элементы И 7 — 10, 24-28, 37, триггер 11, генератор 12 тактовых сигналов, элемент 13 задержки, счетчик 14, аналого-цифровые преобразователи 15, 16, регистры 17, 18 памяти, две схемы сравнения, два элемента

НЕ, два элемента ИЛИ, дешифратор, группу элементов НЕ, блок элементов И-НЕ, блок элементов И, накапливающий сумматор 39, мультиплексор 40, два шинных формирователя.42, 43, делитель 44. 1 ил. ры 17 и 18 памяти, схемы 19 и 20 сравнения, элементы И-НЕ 21 — 23, элементы И 24-28, элементы ИЛИ 29 и 30, дешифратор 31, буферный элемент 32, элементы НЕ 33 и 34, группу элементов НЕ 35, блок элементов

И-Н Е 36, элемент И 37, блок элементов И 38, накапливающий сумматор 39, мультиплексор 40, формирователь 41 импульсов. шинные формирователи 42 и 43, делитель 44.

При определении монотонной корреляции используют факт совпадения или несовпадения тенденции изменения двух сигналов в i+1-й момент времени по отношению к i-му моменту. Если знаки 4, 4 их изменения совпадают, коэффициент и монотонной корреляции получает один голос

"за"(; = 1), если знаки h, 4 противоположны,,и получает один голос "против" (т =

-1), В ситуации, когда знак изменения одно1711181

ro сигнала нулевой, а знак изменения другого — ненулевой, воздерживаются от голосования (ti = О). Определяют указанные знаки для всех i = 1, N-1 отсчетов сигналов (кроме N-ro, для которого не определен N+1й отсчет). Вычислив сумму "голосов" и ее отношение к числу голосов, получаем коэффициент монотонной корреляции. Легко убедиться, что если между сигналами имеется прямо (или обратно) и ропорционал ьная зависимость (коэффициенты линейной корреляции между ними соответственно "1" и "-1"), коэффициенты монотонной корреляции тем более равны "1" и "-1" соответственно. Обратное утверждение неверно, например, коэффициент монотонной корреляции может быть равен единице или быть близким к единице, в то же время коэффициент линейной корреляции может быть близким к нулю. В любом случае значение коэффициента линейной корреляции по модулю не превосходит коэффициента монотонной корреляции, Монотонная связь— более общее понятие, чем линейная, На фиг. 4а показаны пять непрерывных сигналов в одном интервале времени t. Для всех четырех пар сигналов, включающих сигнал 1(), коэффициенты монотонной корреляции равны единице, тогда как коэффициенты линейной корреляции различны и меньше единицы. На фиг. 4б, в показаны пары сигналов с коэффициентами монотонной корреляции,и = 0,3 и,и = 0 соответственно, Коррелятор работает следующим образом. При включении источника питания состояние триггеров, счетчиков, регистров памяти и накапливающего сумматора произвольное. При одновременном поступлении анализируемых сигналов на входы вырабатывается импульс, который на выходах счетчика 14 устанавливает код двоичного числа 1...1, на выходах регистров 17 и 18 памяти — коды 0...0, на выходах накапливающего сумматора 39 — код 0...0, на выходах формирователя 41 импульсов отсутствуют импульсы, на входах компараторов 1 и 2 установлен соответствующий уровень порога, Коды отсчетов f 1 и 1 формируются сле11 дующим образом, На информационный вход компаратора 1 поступает входной сигнал (однополярный или двухполярный). На выходах компараторов 1 и 2 формируются сигналы положительной полярности, если амплитуды входных сигналов превышают уровень порога. По переднему фронту положительных импульсов формирователи 3 и 4 формируют короткие отрицательные импульсы, С выходов формирователей 3 и 4 импульсы отрицательной полярности посту5

55 пают на входы "1" и "2" элемента ИЛИ 7. С элемента И 7 отрицательные импульсы поступают на триггер 11 и устанавливают на выходе потенциал логической единицы, Триггер 11 устанавливается в единичное состояние тем импульсом, который по времени формируется раньше. Импульс, который пришел позже, подтверждает единичное состояние триггера 11. Триггер 11 устанавливается в нулевое состояние импульсом отрицательной полярности с формирователя 5 (этот импульс формируется тогда и только тогда, когда на выходах компараторов 1 и 2 одновременно устанавливаются уровни логического нуля). уровни логического нуля поступают соответственно на входы элемента И-НЕ 6. На выходе элемента И-НЕ 6

<Ьоомиочется положительный перепад, который поступает на формирователь 5. По переднему фронту положительного импульса формирователь 5 вырабатывает импульс отрицательной полярности, который поступает на триггер 11 и устанавливает его в нулевое состояние. Длительность импульсов отрицательной полярности, формируемых на выходе компараторов 1 и 2, и одновременно их положение соответствуют переходу от одной полярности к другой, зависит от уровня порога и скорости нарастания амплитуды сигналов, Эти импульсы могут установить триггер 11 в нулевое состояние только в том случае, когда времена переходов от одной полярности к другой совпадают и по длительности превышают длительность импульсов, необходимую для установки триггера 11 в нулевое состояние, С триггера 11 потенциал логической единицы поступает на генератор 12 тактовых импульсов. Длительность единичного состояния триггера 11 определяет массив отсчетов fl и f, На выходе генератора 12 тактовых импульсов формируется последовательность положительных импульсов. Эти импульсы поступают на счетчик 14 и на аналого-цифровые преобразователи 15 и 16.

Счетчик 14 изменяет свое состояние при переходе сигнала от уровня логического нуля к уровню логической единицы на счетном входе, Поскольку исходное состояние счетчика 14 соответствует двоичному коду 11...1, при поступлении на его вход N импульсов на

его выходах устанавливается двоичный код числа N-1 (так как счетчик переходит в состояние 00...0), Тактовые импульсы, поступающие на входы АЦП 15 и 16, преобразуют аналоговую форму входных сигналов в цифровую форму.

Выборка входного сигнала осуществляется по переднему фронту тактовых импуль1711181

55 сов. Кодирование производится с подачей заднего фронта тактового импульса. Результат, полученный во время кодирования, выдается на входной регистр АЦП в цифровой форме. Таким образом, с приходом каждого

i-го тактового импульса с генератора 12 на выходах АЦП 15 и 16 находятся выборки fl

II и fl отсчетов входных сигналов U»<.> и U>< 2.

Запись этих отсчетов с выходов АЦП 15 и 16 на выходы регистров 17 и 18 памяти осуществляется импульсами с элемента 13 задержки, на.вход которого поступают тактовые импульсы с генератора 12, С элемента 13 импульсы, задержанные на время, необходимое для выполнения операции сложения в накапливающем сумматоре 39, поступают на регистры 18 и 17 памяти. Запись с выходов АЦП 15 и 16 осуществляется по входам регистров 18 и 17 при переходе сигнала из состояния логического нуля в логическую единицу. Информация с выходов АЦП 15 и

16 переписывается на выходе регистров 17 и 18 памяти. Информация fi отсчетов в АЦП

15 и 16 находится в промежутке времени между задним фронтом i-го тактового импульса и передним фронтом i+1-го тактового импульса. Информация с выходов АЦП 15 и 16 записывается в регистры 17 и 18 памяти импульсом с выхода 2 элемента 13, задержанным относительно заднего фронта тактовых импульсов. Причем, начиная с второго такта, информация на выходе АЦП

15 и информаци fl отсчета на выходе региI стра 17 памяти присутствуют одновременно на отрезке времени. Таким образом, на этом отрезке времени в регистре 17 памяти присутствует информация fj отсчета вход.I ного сигнала Ujj<.1, à в АЦП 15 — информация

fl+> ОтСЧЕта ВХОДНОГО СИГНаЛа Овх.1. В РЕГИстре 18 памяти присутствует информация fj отсчета входного сигнала U x,z, а в АЦП 16— информация 1+1 отсчета входного сигнала

II

U вх.2.

1, если 53 =Л; с;= О, если lki+Ai =1

1, если (hl < О ф(4 + 4 = 0 )

Выходы элементов 29, 30 и 23 соединены с входами дешифратора 31. На одном из выходов дешифратора 31 устанавливается потенциал логического нуля. Двоичный код на выходах элементов 23...29 и 30 определяеттип операции, выполняемой накапливающим сумматором 39, При коде 001 выполняется операция

"сложения плюс 1", а при коде 010 — операция сложения не выполняется ("сложение нуля") и при коде 100 выполняется операция

"сложение минус 1". Данные операции выполняются на накапливающем сумматоре

39. Значение + 1 в двоичном коде формируется с помощью элементов 32-34. В делителе 44 вычисляется коэффициент монотонной корреляции п .

Формула изобретения

Цифровой коррелятор, содержащий первый и второй аналого-цифровые преобразователи, первый компаратор, триггер, генератор тактовых импульсов, два регистра памяти, первый элемент И и накапливающий сумматор, причем информационные входы второго и первого аналого-цифровых преобразователей являются соответственно первым и вторым информационными входами коррелятора, отличающийся тем, что, с целью расширения класса решаемых задач за счет возможности вычисления оценки монотонной корреляции сигналов, в него введены второй компаратор, четыре формирователя импульсов, четыре элемента И-НЕ, с второго по десятый элементы И, элемент задержки, счетчик, две схемы сравнения, два элемента Н Е, два элемента ИЛИ, дешифратор, группа элементов

НЕ, два шинных формирователя, блок элементов И-НЕ, блок элементов И, мультиплексор и делитель, причем информационные входы первого и второго компараторов подключены соответственно к первому и второму информационным входам коррелятора, опорные входы первого и второго комп арато ров подкл ючен ы соответственно к первому и второму входам опорного сигнала коррелятора, выход "больше" первого компаратора соединен с первым входом первого элемента И-НЕ и через первый формирователь импульсов — с первым входом первого элемента И, выход которого соединен с входом установки в единицу триггера и первым входом второго элемента

И, второй вход которого соединен с входом запуска генератора тактовых импульсов и прямым выходом триггера, вход установки в нуль которого соединен с выходом второго формирователя импульсов, вход которого соединен с выходом первого элемента ИНЕ, второй вход которого соединен с выходом "больше" второго компаратора и входом третьего формирователя импульсов, выход которого соединен с вторым входом первого элемента И, выход генератора тактовых импульсов соединен с входом элемента задержки, счетным входом счетчика и входами запуска первого и второго аналогоцифровых преобразователей, выход первого аналого-цифрового преобразователя соединен с первым входом первой схемы

Сравнения и информационным входом первого регистра памяти, выход которого соединен с вторым входом первой схемы

1711181

55 сравнения, первый выход элемента задержки соединен с первым входом третьего элемента И, второй вход которого соединен с выходом четвертого элемента И, группа входов которого соединена с группой разрядных выходов счетчика, второй выход элемента задержки соединен с тактовыми входами первого и второго регистров памяти, информационный вход второго регистра памяти соединен с выходом второго аналого-цифрового преобразователя и первым входом второй схемы сравнения, второй вход которой соединен с выходом второго регистра памяти, выход "больше" первой схемы сравнения соединен с первым входом второго элемента И-НЕ и первым входом пятого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход второго элемента И-НЕ соединен с первым входом шестого элемента

И, выход которого соединен с вторым входом первого элемента ИЛИ, выход "меньше" первой схемы сравнения соединен с вторым входом второго элемента И-НЕ и первым входом седьмого элемента И, выход которого соединен с третьим входом первого элемента ИЛИ, выход "больше" второй схемы сравнения соединен с первым входом третьего элемента И-НЕ, вторым входом пятого элемента И и первым входом восьмого элемента И, второй вход которого соединен с выходом "меньше" первой схемы сравнения, выход "меньше" второй схемы сравнения соединен с вторым входом третьего элемента И-Н Е, вторым входом седьмого элемента И, первым входом девятого элемента И, второй вход которого соединен с выходом "больше" первой схемы сравнения, выход третьего элемента И-Н Е соединен с вторым входом шестого элемента И, выходы восьмого и девятого элементов

И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с первыми входами дешифратора и четвертого элемента И-НЕ, выход которого соединен с вторым входом дешифратора, третий вход которого соединен с выходом первого элемента ИЛИ и вторым входом четвертого элемента И-НЕ, первый выход дешифратора соединен с знаковым входом накапливающего сумматора

50 и через первый элемент НŠ— с входом первого разряда накапливающего сумматора, второй выход дешифратора соединен с первым входом десятого элемента И, второй вход которого соединен с выходом третьего элемента И, выход десятого элемента И соединен с тактовым входом накапливающего сумматора, третий выход дешифратора соединен с входами элементов НЕ группы, группа выходов которых соединена с группой входов старших разрядов накапливающего сумматора, информационный выход накапливающего сумматора соединен с информационными входами блока элементов

И-НЕ и блока элемейтов И, выходы которых соединены соответственно с первым и BTQрым информационными входами мультиплексора, выход знакового разряда накапливающего сумматора соединен с входом знакового разряда первого информационного входа первого шинного формирователя, управляющим входом мультиплексора и блока элементов И-НЕ и через второй элемент НŠ— с управляющим входом блока элементов И, выход мультиплексора соединен с разрядными входами первого информационного входа первого шинного формирователя, выход счетчика соединен с первым информационным входом второго шинного формирователя, выход второго формирователя импульсов соединен с информационным входом четвертого формирователя импульсов, первый выход которого соединен с управляющим входом делителя, входы делимого и делителя которого соединены соответственно с первыми выходами первого и второго шинных формирователей, выход делителя соединен с вторыми информационными входами первого и второго шинных формирователей, второй выход четвертого формирователя импульсов соединен с управляющими входами второго и первого шинных формирователей, вторые выходы которых через монтажное ИЛИ подключены к выходу коррелятора, выход второго элемента И соединен с входами установки в, нуль счетчика, первого и второго регистров памяти, накапливающего сумматора, четвертого формирователя импульсов.

1711181

Рва. 1

1711181

1711181

Составитель В.Орлов

Техред М.Моргентал Корректор О.Кундрик

Редактор Т. Федотов

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 341 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5