Способ преобразования угла поворота вала в код и устройство для его осуществления

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах программного управления станками, а также в системах управления телескопами . Целькг изобретения является повышения точности преобразования угла поворота вала в код за счет формирования цифровых сигналов из аналоговых при положениях вала, соответствующих углам с периодом внутри шага измерения 27, исключая при этом влияние формы аналоговых сигналов и личины между ними. Для этой первый аналоговый сигнал смещается в первом суммирующем усилителе до совпадения ; с нулевым уровнем его значений, соответствующих углам 0, в , 27. Второй аналоговый сигнал смещается во втором суммирующем усилителе и складывается с частью первого аналогового сигнала до совпадения с нулевым уровнем значений суммарного сигнала, соответствующих углам 1Г/2 и 3/2. Таким образом, третий и четвертый аналоговые сигналы преобразуются двумя компараторами, первым элемен- .. том ИСКЛЮЧАЮЩЕЕ ИЛИ в двухуровневые сигналы первого и второго разрядов кода, управляющие первым коммутатором , на выходах которого формируются пятый и шестой аналоговые сигналы, величины которых устанавливаются при помощи четырех управляемых делителей напряжения равными при углах If/, З/, SAff и 7/ЬЪ, Второй компара- u тор Формирует второй о. вуху ровне вый логический сигнал по результатам срав-| нения пятого и шестого аналоговых сигналов, складываясь по модулю два с сигналом второго разряда кода, об4- разует двухуровневый сигнал третьего разряда, а также управляет вторым коммутатором. Остальные разряды выходного кода формируются в пределах октантов аналого-цифровым преобразователем из пятого или шестого анало- ;грвых сигналов, складываясь по моду -лю два с сигналом второго разряда , кода, образует двухуровневый сигнал третьего разряда, а также управляет вторым коммутатором. Остальные разряды выходного кода формируются .в пределах октантов аналого-цифровым преобразо- .вателем из пятого или шестого аналогового сигнала, поступающего с выхода второго коммутатора, 2 с.п.ф-лы. 3 илсо ГчЗ 00

СОЮЗ СОВЕТСНИХ

В Ю %.

РЕСГ1УЬЛИН . (51)5 H 03 И 1/24 1 8

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И, 01НРЫТИЯМ

ПРИ 0+IT СССР (21) 4495727/24 (22) 29,08.88 (46) 07.02-92. Бюл. Н 5 (71) Институт радиофизики и электроники AH АрмССР (72) А.Г.Авакян (53) 681 325(088.8) (56) Авторское свидетельетво СССР и 1631726, кл. Н 03 И 1/24, 1988. .Авторское свидетельство СССР

Н 1424123, кл. Н 03 И 1/24, 1986. (54) СПОСОБ ПРЕОБРАЗОВАНИЯ УГЛА ПОВОРОТА ВАЛА В КОД И УСТРОЙСТВО ДДЯ

ЕГО ОСУЦЕСТВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах с программного управления станками, а также в системах управления телеско1 пами. Целью изобретения является повышения точности преобразования угла поворота вала в код за счет формиро-. вания цифровых сигналов из аналоговых при положениях вала, соответствующих углам с периолом -i /4 внутри шага измерения 27«, исключая при этом влияние Формы аналоговых .сигналов и ве личины между ними. Для этой первый аналоговый сигнал смещается в первом суммирующем усилителе до совпадения с нулевым уровнем его значений, соответствующих углам О, «, 2«. Второй аналоговый сигнал смецается во втором суммируюцем усилителе и складывается с частью первого аналогового сигнала до совпадения с нулевым уров,„SU„„1711328 А i

2 нем значений суммарного сигнала, соответствующих углам 7/2 и 3/2«.

Таким образом, третий и четвертый аналоговые сигналы преобразуются двумя компараторами, .первым элементом ИСКЛОЧАЮЦЕЕ ИЛИ в двухуровневые." сигналы первого и.второго разрядов кода, управляющие первым коммутатором, на выходах которого формируются пятый и шестой аналоговые сигналы, величины которых устанавливаются при помощи четырех управляемых делителей напряжения равными при углах Ф/4, .3/4», 5/4Т«и 7/4«. Второй компара- тор Формирует второй овухуровневыйлогический сигнал по результатам срав-} нения пятого и шестого аналоговых сигналов, складываясь по модулю два с сигналом второго разряда кода, об" разует двухуровневый сигнал третьего разряда, а также управляет вторым коммутатором. Остальные разряды выходного т кода формируются в пределах октантов аналого-цифровым преобразо- эйли вателем из пятого или шестого анало;говых сигналов, складываясь по моду" лю два с сигналом второго разряда кода, образуетдвухуровневый сигнал третьего разояда, а также управляет вто рым коммутатооом. Остальные разряаывыходного кода формируются .в пределах . октантов аналого-цифровым преобразователем из пятого или шестого аналогового сигнала, поступаюцего с выхода второго коммутатора, 2 с.п.ф-лы. Ф

3 ил. aeeh

1711328

Изобретение относится к области автоматики и вычислительной технике и может быть использовано в устройствах программного управления станками, а также в системах управления телескопами.

Цель изобретения - повышение точности преобразования.

На фиг.! представлена структурная схема устройства для преобразования угла поворота вала в код, на фиг.2 и 3 - диаграммы, поясняющие работу устройства.

Устройство для преобразования угла поворота вала в код содержит преобразователь 1 угла поворота вала в аналоговые сигналы, состоящий из блока 2 излучателей, измерительного

3 и индикаторного 4 дисков, фотопри- „ емников 5 и 6 и усилителей 7 и 8, блоки смещения сигнала, выполненные в виде суммирующих усилителей 9 и 10, регулируемый источник 11 постоянных напряжений, инверторы 12 и 13, регулируемые делители 14-18 напряжения, компараторы 19-21, элементы .22 и 23

ИСКЛЮЧАЮЩЕЕ ИЛИ, коммутаторы 24 и 25, аналого-цифровой преобразователь (АЦП) 26.

Способ преобразования угла поворота вала в код рассмотрен на примере устройства, которое работает следующим образом.

Световой поток от блока 2 излучателей через щели измерительного 3 и индикаторного 4 дисков попадает на чувствительные площадки фотоприемников 5 и 6, на выходах которых формируются электрические сигналы, . пропорциональные падающему на них 40 световому потоку. Сформированные усилителями 7 и 8 первый и второй аналоговые сигналы поступают на выходы преобразователя 1. При вращении вала преобразователя 1 излучение модулируется растровым сопряжением ще-. лей дисков 3 и 4 и на выходах преобразователя 1 образуются сигналы

U< и U2, по1 форме близкие к синусоидальным (фиг.2d,S), т.е. осуществля- 50 ется преобразование угла поворота вала в первый и второй аналоговые электрические сигналы.

Фазовый сдвиг между этими сигналами определяется взаимным расположе- >> нием растров индикаторного диска 4.

При смещении растров индикаторного диска 4 на величину, кратную четверти шага измерения, фазовый сдвиг между сигналами близок к й/2, где 2 ц соответствует шагу измерения. Отклонение фазового сдвига между сигналами or номинального значения Ф/2 обусловлено погрешностями, возникающими. при нанесении штрихов на оригинал индикаторного диска 4 в процессе фотолитографии и наличием остаточного эксцентриситета индикаторного диска 4.

Такие параметры растрового сопряжения, как соотношение площадей прозрачных и непрозрачных штрихов дисков 3 и 4 в пределах шага измерения, а также характеристики диаграммы направленности излучателей блока

2, определяют несинусоидальность сигналов U и U, что может выражаться в виде асимметрии их формы относительно среднего уровня U ïoëного размаха сигналов (фиг.2ч).

Приведенные на фиг.2а,ц сигналы формируются в случае, когда ширина проекций прозрачных штрихов индикаторного диска 4 превышает ширину прозрачных штрихов измерительного диска

3 в плоскости последнего. При формировании прямоугольных сигналов по среднему уровню 0 р, обеспечивающему равенство амплитуд отрицательных и положительных полуволн сигналов, возникают угловые погрешности АО, 692 (фиг.2ц), приводящие к погрешностью не только в этих точках, но и во всем диапазоне преобразования.

Сигналы О< и 02поступают на суммирующие усилители 9 и 10, на вторые входы которых от регулируемого источника 11 постоянных напряжений подаются сформированные в нем сигналы смещения (напряжения Uo< " U ). На" .,о2 пряжение Uz выбирается равйым по величине значению сигнала U кото-. (в рые должно быть при углах 0 и и и обратным по знаку. На выходе суммирующего усилителя 9 формируется третий аналоговый сигнал Ug, который принимает нулевые значения в точках О, а и 2 н, по форме совпадающий л гс сигналом U!,(фиг.25). Постоянное напряжение Ugg выбирается равным f1o величине значению сигнала Б2 при углах Ф/2 и 3/2К В результате сложения сигнала U2 с сигналом Ugg из-за погрешностей реальный сигнал

U2 (фиг. 2 5) будет иметь фазовый сдвиг относительно сигнала U>, не равный е /2

1711328

Сигнал U инвертируется инверто-!. ром 12 и поступает на вход регулируемого делителя 14 напряжения, на второй вход которого поступает пря-:

5 мой сигнал U> с выхода суммирующего усилителя 9.

Часть прямого (hU ) или инвертиро. ванного (hU>) (фиг.2 ) сигнала И (в зависимости от знака отклонения. 10 фазового сдвига) с выхода делителя 14 поступает на третий вход суммирующего усилителя 10. Поскольку Форма сигналов близка к синусоидальной, то на выходе усилителя 10, вырабатывается 15 сигнал U4. (Фиг.23).

U< = U< + AU> a U,(e+Ü9) +

+ Д0„вдп9 = U совдсов Д9

2 !0 — У„singsin ДО+ Д Б sin&, и12 М где Д8 - отклонение фазового сдвига между сигналами U и U от 25 ( величины Ф/2.

Поскольку величина ДО мала, то полагая cos 58 = 1, и,обозначив sinh8 = k; имеют

U4 ф U® совд + Ы1 sin8 + $U> sinI9. ЭО и 2

Напряжение на выходе делителя 14 выбирается равным

ДU> = ДU< sinО = -1 11и, sin8, Ю2

При этом на выходе усилителя 10 формируется четвертый аналоговый сигнал

U4 и Би cos О, смещенный по фазе от и носительно сигнала U> на величину и /2 и принимающий нулевые значения при угламни/2 и. 3/2ии (фиг 2 )

В компараторах 19 и 20, работаю-. щих в режиме нуль-органа, из аналоговых сигналов U> и Uq формируются соответственно двухуровневый сигнал первого разряда кода и первый двухуровневый логический сигнал-, смещенный относительно двухуровневого сигнала первого разряда кода на чет" верть шага измерения (фиг.2y,e).

Фронты этих сигналов совпадают ° соответственно со значениями углов О,и,. ЪФ

2 Т и Ф /2, 3/2â . В результате сум- мирования по модулю два элементом

ИСКЛИЧАЮЦЕЕ ИЛИ 22 на его выходе фор- мируется двухуровневый сигнал второго разряда кода (фиг.2й;).

Прямые и инвертированные инверточ рами 12 и 13 сигналы Ug u Uq через регулируемые делители 15-18 поступают на входы коммутатора 24, на один из входов которого поступает непосредственно сигнал U4. Коммутатор 24 управляется двухуровневыми сигналами первого и второго разрядов кода та ким образом, что на одном иэ его вы ходов при низком уровне двухуровне- ч вого сигнала первого разряда кода вы ; деляется прямой сигнал Ug, поступающий с выхода делителя 15, а при высоком уровне - инвертированный сигнал.

U> с выхода делителя 16.

На другом выходе коммутатора 24 при разных уровнях двухуровневых сиг.налов первого и второго разрядов кода выделяется инвертированный сигнал U< с выхода делителя 17, при йиэких уровнях сигналов первого и второго разрядов — прямой сигнал 04 с выхода усилителя 10, а при высоких уровняхпрямой сигнал 01 с выхода делителя

18. Пятый и шестой сигналы U и Ug фиг.3а, ), сформированные на выходах ! коммутатора 24, сравниваются компара:тором 21, на выходе которого формируется второй двухуровневый логиче ский сигнал, фронты которого соответствуют углам, при которых напряжения сигналов U5- и Ug равны.

Регулируемым делителем 15 напряже" ния при угле и /4 величина прямого сигнала U устанавливается равной величине прямого сигнала U делителем 17 при угле 3/4 Т .величина инвертированного сигнала 04 устанавливается равной .величине прямого сигнала U на выходе делителя 15, делителем 16 при угле 5/4» величина инвертированного сигнала U устанавфвается равной величине прямого сиг нала Uy на выходе делителя 16, делителем 18 при угле 7/4 и величина пря» мого сигнала U устанавливается равной величине инвертированного сигнала

U>. на выходе делителя 16, Такой прийцип формирования сигналов U< и U позволяет устранить влияние аисммет-. рии полуволн сигналов U . и Би относительно оси абсцисс, а также возг можной асимметрии каждой из полуволн относительно оси ординат при наименьшем числе регулировок. Для реализации способа- возможно увеличение числа регулируемых делителей напряжения до восьми и устанавливать величину сигналов при соответствующих углах до требуемой величины или величины одного

1711328 из сигналов в произвольной последовательности, обеспечив необходимый алгоритм управления коммутатором 24 двухуровневыми сигналами первого и второго разрядов выходного кода.

Таким образом, фронты второго двухуровневого,логического сигнала на выходе компаратора 21 формируются при углах 174, 3, 47 5 Жи "/4i>, т.е ..10 сформированный второй двухуровневый логический сигнал смещен относительно двухуровневого сигнала второго разряда кода на четверть шага (фиг.Я). Эти сигналы суммируются па 15 модую два элементом ИСКЛГ)ЧЛТ1ЕЕ ИЛИ

1 23, на выходе которого-образуется двухуровневый сигнал третьего разряда выходного кода (Фиг.3 ).

Сигналы U5 и Ug поступают на вхо- 20 ды коммутатора 25, который управляется вторым двухуровневым логическим сигналом, Формируемым компаратором

21, таким образом, что на его выход поступает сигнал U при низком уров- 25 не второго двухуровневого логического сигнала, а при высоком уровнесигнал Ц.

С выхода коммутатора 25 аналоговый сигнал (фиг.3g), по Форме близ- ЗО кий к треугольному, поступает на вход

АЦП 26, где формируются двухуровневые сигналы остальных (младших) разрядов кода.

При линейно возрастающей ветви 35 аналогового сигнала, поступающего на входц АЦП 26, на его выходе вырабатывается прямой код, а при линейно падающей ветви - код на выходе АЦП

26 инвертируется двухуровневым сигна- 40 лом третьего разряда кода.

Младшие разряды кода могут быть сформированы АЦП 26 также как отношение аналогового сигнала на выходе коммутатора 25 и другого аналогового 45 сигнала, полученного преобразованием сигналов U< и U< при помощи аналогич-. ного коммутатора, управляемого таким образом, что при низком уровне сигнала на выходе компаратора 21 выделя- 50 ется сигнал Ug, а при высоком - UgB обоих случаях остаточная погрешность преобразования в пределах октантов фазового сдвига может быть устранена при помощи постоянного запоминающего устройства.

Таким образом, предлагаемый способ преобразования угла в код помимо погрешности преобразования, обусловленной отклонением сдвига фаз аналоговых сигналов на выходе преобразователя 1 от номинального, позволяет устранить погрешности, вызванные разного вида асимметрией сигналов и возникающие из-за различных технологических погрешностей изготовления, влияние которых увеличивается с повышением разрешающей способности преобразователей, и тем самым повысить их точность ° .

Формула изобретения

1. Способ преобразоващя угла поворота вала в код, основанный на преобразовании угла поворота в первый и второй сдвинутые по фазе друг относительно друга аналоговые сигналы, период которых равен шагу квантования угла поворота вала, формировании первого и второго постоянных сигналов смещения, формировании третьего и четвертого аналоговых сигналов, одновременном инвертировании третьего аналогового сигнала и формировании двухуровневого сигнала первого разряда кода путем сравнения величины третьего аналогового сигнала с нулевым уровнем, формировании первого двухуровневого логического сигнала, формировании двухуровневого сигнала второго разряда кода путем суммирования по модулю два . двухуровневого сигнала первого разряда кода с первым двухуровневым логическим сигналом, Формировании двухуровневого сигнала третьего разряда кода и формировании двухуровневых сигналов остальных разрядов кода, отличающийся тем, что, с целью повышения точности преобразования, в нем первый постоянный сигнал смещения формируют равным по величине значению первого аналогового сигнала при фазовых сдвигах 0 и Ф и обратным по знаку, второй постоянный сигнал смещения формируют равным по величине значению второго аналогового сигнала при фазовых сдвигах й/2 и 3/2 в и обратным по знаку, третий аналоговый сигнал формируют равным сумме первого аналогового сигнала и первого постоянного сигнала смещения, . четвертый аналоговый сигнал формируют равным .сумме второго аналогового сигнала, второго постоянного

1711328

10 сигнала смещения и части прямого или инвертированного третьего ана", логового. сигнала, первый двухуровневый логический сигнал формируют сравнением значения четвертого а алогового сигнала с нулевым уровнем, одновременно инвертируют четвертый аналоговый сигнал, формируют - . пятый аналоговый сигнал .равным части третьего аналогового сигнала при нюрком уровне двухуровневого сигна.ла первого разряда кода и равным части инвертированного третьего.ана лового сигнала при высоком уровне дсухуровневого сигнала первого раз- . ряда кода, формируют шестой аналоговый сигнал равным четвертому ана" логовому сигналу при низких уровнях . двухуровневых сигналов первого и вто- 2р рого разрядов кода „ части четвертого аналогового сигнала при высоких уровнях двухуровневых сигналов первого и второго разрядов кода и части инвертированного четвертого аналого-, 25 вого сигнала при неодинаковых уровнях двухуровневых сигналов первого и второго разрядов кода, сравнивают пятый и шестой аналоговые сигналы, по результатам сравнения формируют 3л второй двухуровневый логический сигнал, двухуровневый сигнал третьего разря да кода формируют суммированием по мо дулю два двухуровневого сигнала второго разряда кода с вторым двухуровневым логическим сигналом,. формирование

35 двухуровневых сигналов остальных раз- рядов коДа осуществляют путем аналого-цифрового преобразования пятого и шестого аналоговых сиrналов, причем при высоком уровне двухуровневого сигнала, третьего разряда кода результат аналого-цифрового преобразования инвертируют.

2.. Устройство для преобразования, 4 угла поворота вала в код, содержащее преобразователь угла поворота вала в аналоговые сигналы, первый и второй выходы которого соединены с первыми входами соответственно первого и вто" рого блоков смещения сигнала, регулируемый источник постоянных напря-. жений, выход первого блока смещения сигнала соединен с входом первого ин-, вертора и первым входом первого компаратора, второй вход которого подключей к шине нулевого потенциала, а выход является выходом первого разРяда кода преобразователя и соединен с первым входом первого элемента

ИСКЛЮЧАИЦЕЕ ИЛИ и первым управляющим входом первого коммутатора, выход второго блока смещения сигнала соединен с первым входом .второго компаратора, выход которого соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом второго разряда кода преобразователя, аналого-цифровой преобразователь, выходы которого являются выходами остальных, начиная с четвертого, разрядов кода преобразователя, второй коммутатор, о тли ч а юще,.е ся тем, что,.с целью повышения точности преобразования, в него введены второй элемент

ИСКЛЮЧА04ЕЕ ИЛИ, третий компаратор, пять регулируемых делителей напряжения и второй инвертор, а блоки смещения сигнала выполнены в виде суммирующих усилителей, вторые входы которых подключены к соответствующим выходам регулируемого источника постоянных напряжений, выход первого суммирующего усилителя соединен с первым входом первого регулируемого делителя напряжения и через второй регулируемый делитель напряжения подключен .к первому информационному входу первого коммутатора, выход первого инвертора соединен с вторым входом первого регулируемого делителя напряжения и через третий регулируемый делитель напряжения подключен к второму информационному входу пер-

soro коммутатора, второй вход второгЬ компаратора соединен с шиной нулевого потенциала, выход первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым уп» равляющим входом первого коммутатора и с первым входом второго элемента

ИСКЛЮЧАИЦЕЕ ИЛИ, выход которого является выходом третьего разряда кода преобразователя и соединен с управляющим входом аналого-цифрового преобразователя, выход второго суммирующего усилителя соединен с третьим информационным входом первого коммутатора, через последовательно соеди-; ненные второй инвертор и четвертый регулируемый делитель напряжения подключен к четвертому, а через пятшй регулируемый делитель напряженияк пятому информационным < входам первого коммутатора, выходы которого соединены с информационными входами второго коммутатора и с входами тре12

1711328

3 4 тьего компаратора, выход которого соединен с вторым входом второго элемента ИСКЛОЧАЩЕЕ ИЛИ и с управлвощим входом второго коммутатора, выход которого соединен с информационным входом аналого-цифрового преобразователя.

Составитель Е. Бударина

Техрел Л.Олийнык Корректор Л. Пилипенко

Редактор ЕЯапп

Заказ 349 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям ври ГКНТ СССР . 113035 ° Иосква, Ж-35 ° Раушская наб.; д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101