Формирователь логических уровней с третьим состоянием

 

Изобретение относится к радиоизмерительной технике и может быть использовано в системах контроля статических и динамических параметров цифровых интегральных схем и Ц14фровых узлов для задания стимулирующих воздействий на испытуемое устройство. Цель изобретения - упрощение формирователя и увеличение выходного сопротивления в высокоимпедансном состоянии. Поставленная цель достигается тем, что анод второго диода подключен к источнику напряжения низкого логического уровня, коллектор третьего транзистора'- к общей шине, а объединенные между собой катод третьего диода и анод четвертого диода являются выходом формирователи логических уровней трех состояний.2 ил.

союз соВ тских социАлистических

РЕСПУБЛИК (st)s Н 03 К 5/08, 17/30

ГОсудАРстВенный комитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

< АВтоРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4759887/21 (22) 20.11.89 (46) 23.02.92. Бюл. М 7 (71) Каунасский научно-исследовательский институт радиоиэмерительной техники

/ (72) Р-В.Б.Пятронис и B,Ï.Ópáoíàc (53) 621 374.3 (088.8) (56) Установка для контроля функционирования цифровых узлов РИП "Линза-П". Техническое описание, 1985.

MEMBRAlN: THE COMPANY 8 IIS

PRODUCTS Seminar notes, 1977.

Эйдукас Д.Ю., Орлов 5.В. Измерение параметров цифровых микросхем..— М.: Радио и связь, 1981. (54) ФОРМИРОВАТЕЛЬ ЛОГИЧЕСКИХ

YP0BHEA C TPETI I1M СОСТОЯНИЕМ

Изобретение относится к радиоизмерительной технике и может быть использовано в системах контроля статических и динамических параметров цифровых интегральных .

I схем и цифровых узлов для задания стиму- . (. лирующих воздействий на испытуемое уст-. ройство.

Целью изобретения является упроще ние формирователя и увеличение выходного сопротивления в высокоимпедансном. состоянии.

На фиг. 1 представлена принципиальная схема предлагаемого формирователя логических уровней; на фиг. 2 — один из вариантов реализации блока управления.

Формирователь логических уровйей (фиг. 1) содержит блок 1 управления, вход логического управления и вход выключения которого, подключены к источникам соответствующих сигналов, первый 2, второй 3 и

<л> Ы по 1 7 1 4794 А 1 (57) Изобретение относится к радиоизмерительной технике и может быть использовано в системах контроля статических и динамических параметров цифровых интегральных схем и цифровых узлов для задания стимулирующих воздействий на испытуемое устройство. Цель изобретения — упрощение формирователя и увеличение выходного сопротивления в высокоимпедансном состоянии. Поставленная цель достигается тем, что анод второго диода подключен к источ-: нику напряжения низкого логического уров-, ня, коллектор третьего транзистора — к общей шине, а объединенные между собой катод третьего диода и анод четвертого диода являются выходом формирователя логических уровней трех состояний. 2 ил. третий 4 транзисторы, базы которых подсоединены соответственно к первому, второму и третьему выходам блока 1 управления. эмиттер первого транзистора 2 через первый резистор 5 и первый вход блока 1 управления подключены к источнику положительного напряжения, а объединенные между собой эмиттеры второго 3 и третьего 4 транзисторов через второй резистор 6 и второй вход блока 1 управления подключены к источнику отрицательного напряжения, причем коллектор транзистора

4 подключен к общей шине, первый 7, второй 8, третий 9 и четвертый 10 диоды, причем катод первого диода 7 подключен к источнику напряжения высокого логического уровня Ua, аноды первого 7 и третьего 9 диодов объединены между собой и подключены к коллектору первого транзистора 2, а объединенные катоды второго 8 и четверто ro 10 диодов подключены к коллектору второго транзистора Э, анод второго диода 8 подключен к источнику напряжения низкого

-логического уровня Он, а объединенные между собой катод третьего диода 9 и анод 5 четвертого диода 10 является выходом формирователя логических уровней с третьим состоянием.

Блок 1 управления (фиг. 2) содержит .. элементы ИЛИ 11 и 12, транзистор 13, диод 10

14, резисторы 15-21. При этом первый и второй входы элемента ИЛИ 11, объединенные с первым и вторым входами элемента

ИЛИ 12, являются входом выключения блока 1 управления, а третий вход второго 15 элемента ИЛИ 12 является входом логического управления блока 1 управления. Инвертирующий выход элемента ИЛИ 11 соединен с базой транзиСтора 13, которая через резистор 15 подключена к источнику 20 отрицательного напряжения. Неинвертирующий выход элемента ИЛИ 11 через диод

14 соединен с эмиттером транзистора 13, который через резистор 19 подключен к источнику отрицательного напряжения, к ко- 25 . торому тоже подключены неинвертирующий выход элемента ИЛИ 12 через резистор 16 и инвертирующий выход элемен-1 та ИЛИ 12 через резистор 17. Коллектор транзистора 13 является первым выходом 30 блока 1 управления и через резистор 18 подключен к источнику положительного на пряжения, Неинвертирующий выход элемента ИЛИ 12 через резистор 20 соединен с вторым выходом блока 1 управления, а 35 .инвертирующий выход через резистор 21— с третьим выходом блока 1 управления.

Формирователь логических уровней с третьим состоянием работает .".ледующим образом. 40

Формирование статических логических сигналов происходит при отсутствии на входе выключения блока 1 управления сигнала выключения. Вне зависимости от аида сигнала на входе логического управления блок 45

1 управления вырабатывает напряжение, открывающее, транзистор 2, т.е. транзистор

2 переводится в режим генератора тока, причем напряжения, поступающие на базу транзистора 2 и токозадающий резистор 5, 50 подобраны такими, что генератор тока на транзисторе 2 вырабатывает вытекающий ток величиной 1. При поступлении на вход логического управления блока I сигнала, включающего высокий логический уровень 5О

Ор, блок 1 управления вырабатывает напряжения, закрывающие транзистор 3 и открывающие транзи :тор 4, т .е. транзистор 4 переводится в ре>ким генератора тока. При этом напряжения, поступающие на базу транзистора 4 и токозадающий резистор 6. подобраны такими, что генератор тока на транзисторе 4 вырабатывает ток величиной 2l. Ввиду этого коммутатор, выполненный на встречно включенных диодах 8 и

10, оказывается закрытым, а коммутатор, выполненный на встречно включенных диодах 7 и 9, оказывается открытым током 1.

Ввиду этого напряжение от источника высо-. кого уровня Ов проходит на выход формирователя в качестве высокого логического уровня.

При поступлении на вход логического управления сигнала, включающего низкий логический уровень О, блок 1 управления вырабатывает напряжения, открывающие транзистор 3 и закрывающие транзистор

4, т.е. транзистор 3 переводится в режим генератора тока. При этом напряжения, поступающие на базу транзистора 3 и-токозадающий резистор 6, подобраны такими, что генератор тока на транзисторе 3 вырабатывает втекающий ток величиной 21. Ввиду того, что генератор тока на транзисторе

2 вырабатывает вытекающий ток величиной

I, а генератор тока на транзисторе 3 вырабатывает втекающий ток величиной 21, то оказывается, что в цепи коммутатора, выполненного на диодах, преобладает втекающий ток величиной 1-21=-1. Вследствие этого втекаащим током величиной I оказывается открытым коммутатор, выполненный на встречно включенных диодах 8 и

10, и напряжение от источника низкого уровня Ug поступает на выход формирователя в качестве низкого логического уровня. Напряжение источника высокого уровня оказывается отключенным от выхода формирователя задержки диодом 7, так что вытекающий ток I, вырабатываемой генератором тока на транзисторе 2, течет через диод 9, поддерживает его в открытом состоянии и вследствие этого к аноду диода

7 оказывается приложенное напряжение (0н+0,7 В), где 0,7  — напряжение падения на открытом диоде 9, которое по своему значению всегда меньше или в крайнем случае равно напряжению источника высокого уровня Ua, приложенному к катоду диода 7, Максимальный ток нагрузки при формировании высокого логического уровня определяется величиной вытекающего тока I. а при формировании низкого логического уровня определяется величиной втекающего тока -I, который в данном случае образуется как разница между токами .

«генератора тока на транзисторе 2 и генератора тока на транзисторе 3.

Формирование импульсных логических сигналов происходит аналогично, только в

1714794

35 показано на фиг, 2 блока 1 управления сигнала выключения, 40

5

1 данном случае на вход логического управления блока 1 управления подается импульсный сигнал.

Максимальная возможная частота формируемых импульсных логических сигналов определяется быстродействием блока. 1 управления, типом примененных транзисторов 2-4, диодов 7 — 10 и величиной токов 1 и -1, которыми перезаряжаются паразитная емкость выходной цепи формирования и емкость цепи нагрузки, При поступлении на вход выключения .блока 1 управления сигнала выключения блок 1 управления. вырабатывает напряжения, закрывающие транзисторы 2,и 3, Вследствие этого токи, открывающие коммутаторы, выполненные иа встречно включенных диодах 7 и 9 и диодах 8 и 10, отсутствуют и выход формирователя окаэывается отключенным как от источника высокого уровня Ue, так и от источника низкого уровня UH — формирователь переводится в высокоимпедансное состояние (третье состояние), Выходное сопротивление формирователя определяется обратными токами диодов 7 — 10, примененных в коммутаторах, и обратными токами коллекторов транзисторов 2 и 3.

Блок 1 управления для формирователя логических уровней с третьим состоянием, управляемого уровнями микросхем ЭСЛ серии и вырабатывающего два программируемых логических уровня в диапазоне 0-5 В, может быть выполнен, например, как это

Блок 1 управления работает следующим образом, При отсутствии на входе выключения т.е. при поступлении низкого логического уровня на первый и второй входы элемента

ИЛИ 11, им вырабатываются лсгические уровни, которые открывают транзистор 13 и переводят его в режим генератора тока.

Величина вырабатываемого тока определяется величиной напряжения на резисто.ре 19 и его сопротивлением. Этот ток создает падение напряжения на резисторе

18, которое подается на первый выход блока

1 управления.

Одновременно сигнал низкого уровня с входа выключения поступает на первый и второй входы элемента ИЛИ 12, тем самым разрешается управление по третьему его входу; Вследствие этого сигналы с входа логического управления блока 1 управления, поступающие на третий вход элемента

ИЛИ 12, преобразуются им в парафаэные логические уровни, которые через раэвязывающие резисторы 20 и 21 поступают на второй и третий выходы формирователя.

При поступлении на вход выключения блока 1 управления сигнала выключения в виде высокого логического уровня элемент

ИЛИ 11 вырабатывает сигналы, закрывающие транзистор 13, Вследствие этого напряжение на первом выходе блока 1 управления относительно источника поло0 жительного напряжения отсутствует. Одновременно сигнал выключения в виде высокого логического уровня поступает на первый и второй входы элемента ИЛИ 12 и блокирует его третий вход. Вследствие это5 го элемент ИЛИ 12 независимо от логического уровня на его третьем входе вырабатывает на втором выходе блока 1 управления высокий логический уровень, а н:::; третьем — низкий логический уровень. Рези0 сторы l5, 19 и 16, 17 являются нагрузочными в выходных цепях элемента ИЛИ 11 и элемента ИЛИ 12 соответственно, а диод 14 применен для компенсации падения напряжения на переходе база — эмиттер транзистора 13.

Формула изобретения . Формирователь логических уровней с третьим состоянием, содержащий блок управления, вход логического управления и

0 вход выключения, подключенные к источникам соответствующих сигналов, первый, второй и третий транзисторы, бвзы которых соединены с первым, вторым и третьим выходами блока управления соответственно, эмиттер первого транзистора через первый резистор и первый вход блока управления соединен с источником положительного напряжения, а объединенные между собой эмиттеры второго и третьего транзисторов через второй резистор и второй вход блока управления подключены к источнику отрицательного напряжения, первый, второй, третий и четвертый диоды, причем катод первого диода подключен к источнику на5 пряжения высокого логического уровня, аноды первого и третьего диодов объединены между собой и подключены к коллектору первого транзистора, а объединенные катоды второго и четвертого диодов подключены

0 к коллектору второго транзистора, о т л ич а ю шийся тем, что, с целью упрощения и увеличения выходного сопротивления в высокоимпедансном состоянии, анод второго диода подключен к источнику напряжения низкого логического уровня, коллектор третьего транзистора — к общей шине, а объединенные между собой катод третьего диода и анод четвертого диода являются выходом формирователя логических уровней трех состояний. . 714Y94

Составитель б. Поликарпов

Теехред М.Моргентал Корректор И. Муска р

Заказ 703 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

133035, Москва, Ж-35, Рауаская наб.. 4/6

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 30 3