Устройство передачи асинхронной информации

 

Изобретение относится к технике связи и может быть использовано в аппаратуре передачи данных на эталонной тактовой частоте при ограниченном времени сеанса связи. Цель изобретения - повышение надежности работы устройства за счет исклю чения возможности состязания фронтов импульсов записи и считывания. Устройство tf.4Ј передачи асинхронной передачи содержит блок 1 разделения сигналов, блок 2 памяти, D-триггер З, счетчик 4 сигналов записи, мультиплексор 5, блок 6 сравнения, счетчик 7 сигналов считывания, блок 8 управления, переключатель 9 режима работы и блок 10 запрета считывания. В устройстве формируется промежуток бремени между восприятием адресации записи и считывания, за счет которого возможна запись и считывание информации с большей или меньшей тактовой частотой по сравнению с номинальной , формируемой на приеме. Если соотношение между частотами выходит за пределы, то в устройстве приняты меры для исключения потерь принимаемой информации . 4 з.п, ф-лы, 1 ил. ё ( О ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51)5 Н 04 J

ОПИСАНИЕ ИЗОБРЕТЕ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 4 о ос

a7.! 1 й

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

llO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4697561/О9, (22) 29.05.89 (46) 29.02.92. Бюл. N 8 (72) М,Я.Вертлиб и Ф.Г.Гордон (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

N 1396287, кл, Н 04 J 3/06, 1986. (54) УСТРОЙСТВО ПЕРЕДАЧИ АСИНХРОННОЙ ИНФОРМАЦИИ (57) Изобретение относится к технике связи и может быть использовано в аппаратуре передачи данных на эталонной тактовой частоте при ограниченном времени сеанса связи. Цель изобретения — повышение надежности работы устройства за счет исключения возможности состязания фронтов импульсов записи и считывания, Устройство передачи асинхронной передачи содержит блок 1 разделения сигналов, блок 2 памяти, D-триггер 3, счетчик 4 сигналов записи, мультиплексор 5, блок 6 сравнения, счетчик

7 сигналов считывания, блок 8 управления, переключатель 9 режима работы и блок 10 запрета считывания. В устройстве формируется промежуток времени между восприятием адресации записи и считывания, за счет которого возможна запись и считывание информации с большей или меньшей тактовой частотой по сравнению с номинальной, формируемой на приеме. Если соотношение между частотами выходит за пределы, то в устройстве приняты меры для исключения потерь принимаемой информации. 4 з.п, ф-лы, 1 ил.

1716612

Изобретение относится к технике связи и может быть использовано в аппаратуре передачи данных на эталонной тактовой частоте при ограниченном времени сеанса связи.

Цель изобретения — повышение надежности в работе устройства путем исключения возможности состязания фронтов импульсов записи и считыванйя.

На чертеже представлена структурная электрическая схема устройства передачи асинхронной информации.

Устройство передачи асинхронной информации содержит блок 1 разделения сигналов, блок 2 памяти, О-триггер 3, счетчик 4 сигналов записи, мультиплексор 5, блок 6 сравнения, счетчик 7 сигналов считывания, блок 8 управления, переключатель 9 режимов работы и блок 10 запрета считывания.

При этом в состав блока 8 управления входят формирователь 11 сигналов записи и формирователь 12 сигналов считывания. В состав блока 10 запрета считывания входят

D-триггер 13 и элемент ИЛИ 14. B состав переключателя 9 режима работы входят элементы НЕ 15, элемент И 16, D-триггер 17, элемент И-НЕ 18, элемент ИЛИ 19, D-триггер 20 и элемент НЕ 21, причем формирователь 11 сигналов записи выполнен в виде элемента И-НЕ 22 и 0-триггера 23, а формирователь 12 сигналов считывания выполнен в виде D-триггера 24, Устройство работает следующим образом.

Информация из канала связи поступает в блок 1 разделения, обеспечивающий регенерацию информации, выделение тактовой частоты и привязку тактовой часто1 ты к высокочастотным тактам Т и Т>, делением которых обеспечивается выделение Тизап.

Регенерированная информация с первого выхода блока 1 разделения поступает на информационный вход блока 2 памяти, Сигналом "Сброс", который может формироваться при включении устройства, обну-. ля ются счетчики 4 и 7, D-триггер 13 блока 10 запрета и 0-триггер 17 переключателя 9.

При поступлении сигнала разрешения запуска на вход формирователя 11 сигналов записи ближайшим тактом Т2- эап, поступающим из блока 1 разделения, Dтриггер 20 формирует положительный импульс записи, которым мультиплексор 5 обеспечивает передачу состояния счетчика

4 на адресный вход блока 2 памяти (в данном случае "0" адрес"), и в блок 2 памяти записывается первый бит информации по нулевому адресу импульсом записи, поступающим на вход записи-считывания блока

2 памяти. Отрицательным фронтом импул ьса записи в счетчик 4 записывается следующий адрес записи (в данном случае первый).

Аналогично в блок 2 памяти бит за битом

5 записывается входная информация. Когда в блоке 2 памяти будет записано количество бит информации, соответствующее половине емкости памяти, на выходе счетчика 4 появляется положительный перепад, кото10 рый поступает на вход блока 10 запрета и переводит О-триггер 13 в состояние "0". От рицательный перепад с выхода блока 10 запрета устанавливает íà D-входе D-триггера

24 и формирователя 12 сигналов считыва15 ния и на R-входе О-триггера 3 низкий уровень. Формирователь 12 сигналов считывания начинает формировать положительные импульсы считывания, Так как импульсы записи и считывания не совпадают

20 по времени, то тактом Т -zc« первый бит информации, находящийся в блоке 2 памяти, по нулевому адресу переписывается в

D-триггер 3 и далее на выход устройства.

Одновременно отрицательным импульсом

25 считывания счетчик 8 устанавливается по первому адресу блока 2 памяти. B дальнейшем каждым тактом Т -1 записи и Т -2 считывания информации будет записываться в блоке 2 памяти и списываться в D-триггер 3, 30 Когда на выходе счетчика 4 сигналов записи сформируется сигнал заполнения, т.е. когда счетчик 4 будет установлен по "0" адресу, то импульс заполнения счетчика 4 установит D-триггер 17 в состояние "0" и

35 запись информации в блок 2 памяти будет продолжаться, начиная с нулевого адреса блока 2 памяти. При этом, если в процессе записи очередной информации частота записи Т1-)Зяби превышает частоту считывания

40 Т)-2 чит, то может оказаться, что очередной адрес записи А совпадает с очередным адресом считывания В, формируемых счетчиками.4 и 7. При этом на выходе блока 6 сравнения формируется сигнал А=,B (сигнал

45 высокого. уровня. На выходе элемента И-НЕ

18 формируется сигнал низкого уровня, который запрещает на выходе И-НЕ 22 и Отриггера 20 формирование импульсов записи.

50 При заполнении счетчика 7 сигналов считывания (когда запись идет с нулевого адреса) на выходе счетчика 7 формируется сигнал низкого уровня, которым после элемента HE 21 триггер устанавливается в

55 состояние "0", формируя на инверсном выходе положительный импульс, которым 0триггер 17 устанавливается в состояние

"1". При этом считывание информации из блока 2 памяти начинается с нулевого адреса.

1716612

20 объема асинхронной информации.

Формула изобретения

1. Устройство передачи асинхронной информации, содержащее блок памяти, адресный вход которого соединен с выходом

25 мультиплексора, первый и второй входы которого соединены соответственно с выходами счетчика сигналов записи и счетчика сигналов считывания, выход которого.сое30 динен с первым входом блока сравнения, а также формирователи сигналов записи и считывания, о.т л и ч а ю щ е е с я тем, что, с целью повышения надежности в работе устройства путем исключения возможности

35 состязания фронтов импульсов записи и считывания, введены блок разделения сигналов и последовательно соединенные переключатель режима работы, блок запрета считывания и D-триггер, при этом вход за40 писи-считывания блока памяти соединен с адресным входом мультиплексора, со счетным входом счетчика сигналов записи и с выходом формирователя сигналов записи, тактовый вход которого соединен с соответствующим выходом блока разделения сигналов, сигнальный выход которого соединен с входом блока памяти, выход которого соединен с соответствующим входом D-триггера, выход формирователя

50 сигналов считывания — со счетным входом счетчика сигналов считывания, дополнительный выход которого соединен с первым входом переключателя режимов" работы, другой выход которого соединен. с входом

55 запрета записи формирователя сигналов записи, выход счетчика сигналов записи со;единен с вторым входом блока сравнения, а дополнительный выход счетчика сигналов записи — с вторым входом переключателя режимов работы и с входом блока запрета

Если при этом частота записи Т -ь л меньше частоты считывания Т1-2 цит, то после очередного считывания адреса.В в счетчике 7 окажется старше адреса записи А, записанного с счетчик 4. При этом на выхо- 5 де блока 6 сравнения формируется сигнал высокого уровня, который после элемента И

16 и элемента ИЛИ 14 поступает íà R-вход

D-триггера 3, удерживая его в состоянии

"0". Одновременно сигнал высокого уровня 10 поступает на вход D-триггера 24, запрещая формирование импульсов считывания формирователем 12 сигналов считывания.

При нормальной работе устройства, когда частоты записи и считывания отлича- 15 ются незначительно, первоначальное опережение записи над считыванием на половину емкости блока 2 памяти достаточно для асинхронной передачи большего считывания, выход которого соединен с входом запрета считывания формирователя сигналов считывания, первый и второй выходы блока сравнения соединены с соответствующими входами перекл ючателя режимов работы, причем сигнальные входы формирователей сигналов записи и считывания и переключателя режимов работы соединены между собой и являются входом высокочастотного сигнала устройства, входом сброса которого являются соединенные между собой входы сброса счетчика сигналов записи, счетчика сигналов считывания переключателя режимов работы и блока запрета считывания, С-вход 0-триггера соединен с входом тактовой частоты. считывания формирователя сигналов считывания и является входом сигнала тактовой частоты считывания устройства, входом запуска которого я вляется соответствующий вход формирователя сигналов записи.

2. Устройство поп.1, отл и ч а ю щеес я тем, что формирователь сигналов записи содержит последовательно соединенные элемент И-НЕ и О-триггер, причем S- и Свходы D-триггера, первый и второй входы элемента И-НЕ и инверсный выход D-триггера являются соответственно сигнальным входом, тактовым входом, входом запуска, входом запрета записи и выходом формирователя сигналов записи.

3. Устройство по п. 1, о т л и ч а ю щ е ес я тем, что блок запрета считывания содержит последовательно соединенные D-триггер и элемент ИЛИ, при этом S и С-входы

D-триггера, второй вход и выход элемента

ИЛИ являются соответственно входом сброса, входом установки в "0", входом и выходом блока запрета считывания.

4. Устройство по и. 1, отл и ч а ю ще ес я тем, что переключатель режимов работы содержит последовательно соединенные элемент ИЛИ, первый D-триггер, к С-входу которого подключен выход первого элемента НЕ, а к прямому и инверсному выходам— соответственно первые входы элементов И и И-НЕ, и последовательно соединенные второй элемент НЕ и второй D-триггер, инверсный выход которого соединен с первым входом элемента ИЛИ, причем вход второго элемента НЕ, вход первого элемента НЕ, второй вход элемента И, вторые входы элементов И-НЕ и ИЛИ и S-вход второго Dтриггера и выходы элементов-И и И-НЕ являются соответственно первым — четвертым входами, входом сброса и сигнальным входом и первым и вторым выходами переключателя режимов работы.

5. Устройство по п. 1, о т л и ч а ю щ е ес я тем, что формирователь сигналов считы1716612 вания выполнен в виде 0-триггера, Я-, 0- и входом запрета считывания и тактовым вхоС-входы и инверсный выход которого явля- дом и выходом формирователя сигналов ются соответственно сигнальным входом, считывания.

Составител ь В. Евдокимова

Редактор М.Бандура Техред М,Моргентал Корректор Т.Малец

Заказ 618 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул.Гагарина, 101