Устройство для контроля и резервирования информационно- измерительных систем

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построений отказоустойчивых цифровых систем. Цель изобретения - повышение надежности. Устройство содержит регистр точного канала, первый-третий регистры грубых каналов, выходной регистр , регистр отказов, коммутатор каналов, группу блоков сравнения, блок усреднения данных, генератор констант, генератор тактовых импульсов, триггер пуска, элементы ИЛИ, регистр сбоя, регистр усредненных значений, триггер первого такта, триггер управления , счетчик одновременного сбоя, коммутатор сбоя, блок фиксации сбоя, группу элементов И, первый-пятый элементы И. 2 з.п.ф-лы, 4 ил..

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИ Ч Е С К ИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4802110/24 (22) 14.03,90 (46) 29.02.92. Бюл. М 8 (71) Московское приборостроительное конструкторское бюро "Восход" (72) В.А.Ткаченко, В.С.Харченко, Г.Н.Тимон ькин, С.В.Терещен ков, С.Н.Ткаченко, C,С,Мощицкий и С.А.Соколов (53) 681.396 (088,8) (56) Авторское свидетельство СССР

N. 731439, кл. 6 06 F 11/00, 1977.

Авторское свидетельство СССР

N 1578723, кл. 6 06 F 11/20, H 05 К 10/00, 1988, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И РЕ-

3 ЕР ВИ РОВАН ИЯ ИН ФОРМАЦИОННОИЗМЕРИТЕЛЬНЫХ СИСТЕМ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении отказоустойчивых цифровых систем с неравнонадежными каналами.

Известно устройство для мажоритарного резервирования, содержащее резервируемые блоки, мажоритарные элементы, блоки сравнения и элементы И, ИЛИ.

Недостатком этого устройства является низкая надежность функционирования.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту является устройство для контроля и резервирования информационно-измерительных систем. содержащее регистр точного канала, первый-третий регистры грубых Ы 1716628 А1 (я)5 Н 05 К 10/00, G 06 F 11/20 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построенИй отказоустойчивых цифровых систем. Цель изобретения— повышение надежности. Устройство содержит регистр точного канала, первый-третий регистры грубых каналов, выходной регистр, регистр отказов, коммутатор каналов, группу блоков сравнения, блок усреднения данных, генератор констант, генератор тактовых импульсов, триггер пуска, элементы

ИЛИ, регистр сбоя, регистр усредненных значений, триггер первого такта, триггер управления, счетчик одновременного сбоя, коммутатор сбоя, блок фиксации сбоя, группу элементов И, первый-пятый элементы И.

2 з.п,ф-л ы, 4 ил. каналов, выходной регистр, регистр отказов, коммутатор каналов, первый-четвертый блоки сравнения, блок усреднения данных, 0 генератор констант, генератор тактовых им- Ос пульсов, триггер пуска, элемент ИЛИ, при- ) 1 чем единичный вход триггера пуска Qp является входом пуска устройства. а выход соединен с входом генератора тактовых импульсов, первый выход которого соединен с входами синхронизации регистров и первого-третьего регистров грубых каналов, информационные входы которых являются первым-четвертым информационными входами устройства соответственно. Выход реГИСТРд ТОЧНОГО КдНВЛЗ СОВДИНВН С ПЕРВЫМ информационным входом коммутатора каналов и первым входом первого блока срав1716628 нения, выходы первого-третьего регистров грубых каналов соединены с первым-третьим входами блока усреднения данных и первыми входами второго-четвертого блоков сравнения соответственно, Выход коммута- 5 тора каналов соединен с информационным входом выходного регистра, выход которого является информационным выходом устройства, первый выход генератора констант соединен с вторыми входами блоков срав- 10 нения.

Недостаткам указанных устройств является низкая надежность, которая обусловлена тем, что в этих устройствах отсутствуют аппаратные средства, позволя- l5 ющие распознать сбой (отказ) в работе устройства, обусловленный, например, незапланированно быстрым изменением параметра, возможность которого не учиты-.. вается при его разработке, или сбоями при 20 записи информации в регистр усредненных значений. Все это значительно ухудшает надежностные характеристики устройств и ограничлвает область их применения при построении отказоустойчивых информаци- 25 анно-измерительных систем.

Сущность изобретения состоит в повышении надежности устройства за счет исключения возможности ложной фиксации отказа каналов в случае резкого (скачкооб- 30 разного) изменения значения параметра, связанного с изменением внешних условий или со сбоями при записи информации в регистр усредненных значений.

В предлагаемом устройстве абеспечива- 35 ется устойчивая непрерывная работа системы при произвольной последовательности отказов, если сохраняется работоспособность хотя бы одного из каналов, Кроме того, имеется возможность фиксации сбоев устройства и 40 идентификации в нем сбоев и отказов.

Введение регистра сбоев и обусловленных им связей позволяет отличить сбой от отказа устройством, Введение регистра усредненных значе- 4Ь ний и обусловленных им связей позволяет запоминать среднее значение параметра точного и грубых каналов в 1-м такте для последующего сравнения значений, полученных каналами B (i+ 1)-м такте, 50

Введение триггера первого такта, первого элемента И и обусловленными ими связей позволяет в первом такте после пуска устройства организовать запись значения параметра, измеряемого точным каналам в 5 выходной регистр.

Введение триггера управления, пятого элемента И и обусловленных ими связей позволяет в случае одновременного сбоя (отказа) двух каналов организовать запись признака отказа (сбоя) канала в регистр сбоя.

Введение счетчика одновременного сбоя, третьего элемента И и обусловленных ими связей позволяет организовать "игнорирование" информации об одновременном сбое нескольких каналов в течение некоторого j-го числа тактов.

Введение коммутатора сбоя и обусловленных им связей позволяет подавать в блок усреднения данных значения признака отказа каналов либо с выхода блоков сравнения, либо, если в 1-м такте одновременно отказали несколько каналов, с выхода реги.стра сбоя, где хранится информация о сбое, полученная в (1-1)-м такте.

Введение блока фиксации сбоя, блока элементов И и обусловленных ими связей позволяет выявлять одновременный сбой (атказ) нескольких каналов и формировать соответствующий признак.

Введение второго элемента И и обусловленных им связей позволяет формировать запрет записи информации о сбое каналов в регистр сбоя в течение ) тактов, если факт одновременного сбоя каналов а течение этих j тактов постоянно подтверждается. По истечении j тактов информация ободновременном сбое нескольких каналов заплсывается в регистр сбоя.

Введение четвертого элемента И и обусловленных им связей позволяет обнулять счетчик одновременного сбоя, если одновременный отказ двух каналов не подтверждается в ечение j тактов.

На фиг. 1 приведена функциональная . схема устройства; на фиг. 2-4 — функциональные схемы блока усреднения данных, блока сравнения, регистра отказа, соответ-, ственна.

Устройства для контроля и резервирования ИИС (фиг. I) содержит регистр 1 точного канала, первый-третий регистры 2-4 грубых каналов, выходной регистр 5, генератор 6 тактовых импульсов, генератор 7 константы, блок 8 усреднения данных, первый-четвертый блоки 9.1-9,4 сравнения, регистр 10 усредненных значений, регистр 11 сбоя, регистр 12 отказа, счетчик 13 одновременного сбоя, триггер 14 пуска, триггер 15 первого такта, триггер 16 управления-; блок 17 фиксации сбоя, коммутатор 18 каналов, коммутатор 19 сбоя, блок элементов И 20, элементы

И 21-25, первый 26 и второй 27 элементы ИЛИ, 5 вход 28 пуска, информационный вход 29, выход 30 регистра сбоя, выход 31 регистра отказа, выход.32 блоков сравнения 32.

Блок 8 усреднения данных (фиг. 2) содержит узел 33 деления, первый 34, второй, 35, третий 36 сумматоры, первый 37 и вта1716628 рой 38 коммутаторы, первый 39, второй 40 и третий 41 блоки элементов И, мажоритарный элемент 42, первый 43 и второй 44 элементы И.

Каждый из блоков сравнения (фиг. 3) содержит первый 45 и второй 46 сравнивающие устройства, сумматор 47, первый 48 и второй 49 коммутаторы.

Рассмотрим функционирование устройства, В исходном состоянии все регистры и триггеры устройства обнулены, в блоке памяти блока усреднения данных записаны коды, обеспечивающие реализацию функции деления суммы значений параметра на два и на три. В генераторе константы записаны значения векторов номинального и предельно допустимого отклонения параметра за один такт (цепи установки исходного на фиг, 1-4 условно не показаны), Функционирование устройства начинается по команде "Пуск", поступающей на вход 28. По этой команде триггер 14 устанавливается в единичное состояние и одиночный сигнал с его выхода поступает на вход управления генератора 6, На выходе последнего появляются сдвинутые одна относительно другой последовательности импульсов, Информация о значениях параметра точного и грубых каналов ИИС поступает на входы регистров 1-4 асинхронно, однако поступление значений параметра на эти входы завершается до поступления синхроимпульса с выхода 6,1 генератора 6. В дальнейшем изменения значений параметра также осуществляются всеми каналами в течение одного цикла, в паузе между поступлением синхроимпульсов с выхода 6,1 генератора 6.

По первому синхроимпульсу с .выхода

6.1 генератора 6 s регистры 1-4 заносятся значения параметра, поступившие из точного и грубых каналов. Значения параметра, измеренного грубыми и точным каналами, поступают на вход блока 9 сравнения и на вход блока 8 усреднения данных, С выхода блока 8 усреднения данных усредненное значение параметра поступает на информационный вход регистра 10 усредненных значений и на второй информационный вход коммутатора 18. На выходах блока 9 сравнения (фиг. 4) появляются нулевые или единичные сигналы. Каковы значения этих сигналов не важно, так как регистры сбоя 11 и отказа 12 (фиг. 1). не готовы к работе. По второму (6.2) тактовому импульсу значение измеряемого параметра точным каналом через коммутатор 18, открытый инверсным выходом триггера 15, записывается в выходной регистр 5. По заднему фронту этого же импульса триггер

15 устанавливается в единичное состояние.

По следующему (6.1) тактовому импульсу в регистры 1-4 вновь записывается значение измеряемого параметра. На этот раз на выходах блока 9 сравнения устанавливаются нулевые потенциалы (за исключением выхода 9.1.3). Единичный сигнал на этом выходе говорит о том, что разность значений ëàðàметра, измеренного во втором и первом тактах точным каналом, находится в области номинального отклонения p> . Единичным сигналом этого выхода через элемент ИЛИ

26 коммутатор 18 настраивается на прием измеренного значения от точного канала.

По следующему (второму 6.2) тактовому импульсу в выходной регистр 5 записывается это значение. В регистр 10 записывается среднее значение измеренного параметра для последующего его сравнения (в следую10

20 щем такте) со значениями, измеренными точным и грубым каналами, что позволяет избежать неправильного функционирования устройства из-за нарастания погрешности измерения точного канала.

8 дальнейшем функционирование устройства зависит от наличия или отсутствия отказов точного и грубых каналов ИИС, а также от характера проявления отказов.

А. Отказ точного канала. возможны последовательные сбои и отказы грубых каналов.

Предлагаемое устройство позволяет фиксировать как "резкие" отказы точного канала, обусловленные отказами его элементной базы, так и плавные(постепенные), данных, В последнем формируется среднее значение параметра, измеренное грубыми каналами, По второму тактовому импульсу в первый разряд регистра 11 сбоя записывается единичное значение. В следующем такте (по второму тактовому импульсу) в первый разряд регистра 12 отказа записывается единичное значение. В дальнейшем значение измеряемого параметра формируется в блоке 8 данных от грубых каналов.

Если происходит отказ грубого канала, то по единичному сигналу с первого выхода соответствующего блока сравнения отказавший канал исключается из процесса усредне50

55 происходящие из-за старения элементов, выходом внешних факторов за пределы допуска (температуры, влажность и т.д.) или по каким-либо другим причинам.

40 При появлении "резкого" отказа точного канала (единичные значения выходов

9.1,1, 9,1,2, нулевое значение выхода 9.1.3) нулевой сигнал на выходе 9,1,3 блока 9.1 сравнения переключает коммутатор 18 на

45 прием информации от блока 8 усреднения

1716628

10 ния в блоке 8. В дальнейшем устройство работает аналогично описанному, При постепенном отказе точного канала некоторое время, пока результат сравнения измеренного параметра в (i + 1)-м и i-м тактах не выйдет эа пределы допуска <р, в выходной регистр 5 будет поступать значение с выхода регистра 1. В некоторый момент Т допуск р1 будет превышен и на выходе 9.1.1 блока 9,1 сравнения появится единичное значение. Благодаря этому в регистре 11 сбоя формируется признак сбоя точного канала и результаты измерения, поступающие в регистр 1, игнорируются, а в выходной регистр 5 заносится усредненное значение измерений грубых каналов. После выхода значения параметра, измеренного точным каналом, эа пределы допуска pz в регистре 12 формируется признак отказа, Если в дальнейшем происходит самовосстановление точного канала (например, вследствие улучшения внешних факторов), то в четвертые разряды регистров 11 и 12 записываются нулевые значения и вновь учитываются резул ьтаты измерения параметра точного канала. В остальном работа устройства при постепенном и резком отказах аналогична.

Б. Последовательные отказы грубых каналов.

Если происходит последовательный отказ одного или нескольких грубых каналов, то в этом такте единичные сигналы с первых выходов блоков 9.1-9.4 сравнения соответствующих каналов записываются по второму (6.2) тактовому импульсу в регистр 11 сбоя и разрешают запись признака отказавшего канала в регистр 12 отказа, Если факт отказа в следующем такте подтверждается, то в соответствующий разряд регистра 12 отказа записывается единичное значение, Если факт отказа не подтверждается, то в зависимости от того, в какой области ф или находится разность измеренного значения грубым каналом и усредненного значения предыдущего такта, записанная в регистр 10, соответствующий разряд регистра 11 сбоя обнуляется или остается в единичном состоянии, При отказе всех трех грубых каналов в регистр 10, также как и в регистр 5, записывается значение параметра, измеренное точным каналом. В дальнейшем при исправном состоянии точного канала устройство работает аналогично описанному.

В. Одновременный отказ двух или нескольких каналов.

Если происходит отказ двух или более каналов в ИИС, от до прихода второго (6.2) 15

55 тактового импульса от генератора 6 тактовых импульсов на выходах двух или более элементов И блока 20 элементов И в результате несравнения значений выходов 32.1 со значениями на выходах 30, появляются единичные сигналы. Появившийся единичный сигнал на выходе блока фиксации сбоя запирает элемент И 23, открывает элемент И

24, а коммутатор 19 управления переключает на выдачу информации с выхода регистра

11 сбоя. По приходу второго (6.2) тактового импульса запись информации об отказе (сбое) каналов в регистр 11 сбоя не производится, так как элемент И 23 закрыт, в счетчик

13 записывается первый импульс, на вход блока 8 усреднения данных поступает информация об отказе (сбое) каналов, записанная в регистр 11 сбоя в предыдущем такте, Таким образом, факт одновременного отказа двух или более каналов игнорируется, так как считается недостоверным (маловероятным). Если в следующем такте подтверждается факт одновременного отказа каналов, то в счетчик 13 записывается второй импульс, если нет, то счетчик 13 через открытый элемент И 25 обнуляется, в регистр 11 записывается значение с выхода

32.1 и в блок 8 усреднения данных через коммутатор 19 поступают также значения результата сравнения с выхода 32.1.

Если факт одновременного отказа подтверждается e N тактах, то на выходе счетчика t3 появляется тактовый импульс (синфазный) 6,2, который устанавливает по заднему фронту триггер 16 в единичное состояние. По этому же импульсу счетчик

13 устанавливается в нулевое состояние.

Единичным потенциалом триггера 16 отпирается второй вход элемента И 21 и запирается блок 17 фиксации сбоя. Вне. зависимости от результатов сравнения в следующем такте на выходе сравнивающего устройства присутствует нулевой сигнал и в регистр 11 сбоя записывается информация с выхода 32,1 блоков сравнения, а триггер

16 устанавливается в нулевое состояние, Отказ ИИС наступает после отказа последнего работоспособного канала.

Функциональная схема блока 8 представлена на фиг. 2. Значения измеряемого параметра поступают с выходов регистров

2-4 на входы групп элементов И 39, 40 и 41 соответственно, на входы управления которых подаются сигналы или с первых выходов второго 9,1 — четвертого 9.4 блоков сравнения соответственно, или с второгочетвертого выходов регистра сбоя, единичные значения которых свидетельствуют об отказе (сбое) первого-третьего грубых каналов ИИС соответственно, 1716628

5

40

При исправном состоянии всех грубых каналов ИИС значения параметра всех трех каналов суммируются в сумматорах 34 и 35 и результат суммирования подается на младшие адресные входы узла 33 деления; на котором реализуется табличное деление полученной суммы нэ 3 и на 2. 8 качестве старшего разряда адреса узла 33 используется выходной сигнал элемента И 43, кото-. рый равен нулю, при исправном состоянии всех грубых каналов ИИС, и равный единице при появлении отказавших каналов, Таким образом, память блока 8 оказывается разделенной на две страницы. В первой странице (при нулевом старшем разряде адреса) в каждой ячейке записывается результат деления суммарного значения параметра, полученного на выходе сумматора 35, на три. При этом сумма значений параметров, сформированных первым-третьим каналами, используется в качестве адреса ячейки памяти блока 33.

Во второй странице (при единичном значении старшего разряда) в каждой ячейке записывается результат деления суммы значений параметров, формируемых двумя исправными каналами, на два.

При отказе двух грубых каналов ИИС выходной сигнал блока 8 формируется следующим образом. При появлении двух единичных сигналов на входах мажоритарного элемента 42 на его выходе появляется единица и на выходе коммутатора 37 появляется значение единственного исправного канала.

Таким образом, в описанных случаях на выходе первого коммутатора 37 присутствует среднее значение параметра, поступившего из трех или двух исправных каналов, или переданное без изменения значение параметра с выхода единственного исправного грубого канала. Значение параметра, сформированное неисправным грубым каналом, не проходит на выход соответствующей группы элементов И 39 (40, 41), так как 45 на инверсном входе группы элементов присутствует. единичный сигнал, 8 этом случае суммирование осуществляется с нулевым кодом,.что не искажает конечный результат.

Значение параметра, поступившее с выхода коммутатора 37, суммируется сум-. матором 36 со значением, полученным точным каналом, и поступает на второй вход второго коммутатора 38, на выходе которого формируется усредненное значение пара- 55 метра исправных каналов., Блок 9 сравнения предназначен для определения вектора разности текущего значения параметра с эталонным значением параметра, полученным в предыдущем такте, и сравнения полученного рассогласования с номинальным и максимально допустимым значениями, формируемыми нэ соответствующих выходах генератора 7 константы. Если результат сравнения меньше или равен номинальному значению, то на третьих выходах блоков 9.1-9.4 формируется единичный сигнал, а нй остальных— нулевые, Если результат сравнения меньше максимального значения, но больше номинального, то на первых выходах блоков 9 19.4 формируется единичный сигнал, а на остальных — нулевые. Если результат сравнения больше или равен максимальному, то на первых и вторых выходах формируется единичный сигнал, а на третьих — нулевой (фиг. 3).

Сравниваемые значения параметра в текущем такте и полученное в предыдущем поступают на вход сравнивающего устройства 45. С выхода последнего на коммутатор, на входе которого меньшее число, поступает единичный сигнал и меньшее число, через соответствующий коммутатор поступает нэ вход сумматора 47 в обратном коде (если сравниваемые числа равны, то на управляющий вход сумматора поступает единичный сигнал и на его выходе формируется нулевой код), Полученная в сумматоре разность поступает на вход второго сравнивающего устройства, где по результатам сравнения формируются управляющие сигналы. Работа и устройство блоков 9.2-9.4 сравнения аналогична, но в wx поступают значения от соответствующих грубых каналов.

Формула изобретения

1. Устройство для контроля и резервирования информационн -измерительных систем,, содержащее регистр точного канала, первый-третий регистры грубых каналов, выходной регистр, регистр отказов, коммутатор каналов, группу блоков сравнения, блок усреднения данных, генератор констант, генератор тактовых импульсов, первый и второй элементы ИЛИ и триггер пуска, установочный вход которого является входом пуска устройства, а выход подключен к входу запуска генератора тактовых импульсов, первый выход которого соединен с синхровходами регистра точного канала и первого-третьего регистров грубых каналов, информационные входы которых являются соответственно точным информационным и первым-третьим грубыми информационными входами устройства, выход регистра точного канала подключен к первому информационному входу коммутатора каналов и к первому информационному входу

1716628

12 первого блока сравнения группы, выходы первого-третьего регистров грубых каналов подключены соответственно к первомутретьему информационным входам блока усреднения данных и к первым информаци- 5 онным входам соответственно второго-четвертого блоков сравнения группы, выход коммутатора каналов соединен с информационным входом выходного регистра, выход которого является информационным 10 выходом устройства, а первый выход генератора констант подключен к первым входам допуска всех блоков сравнения группы, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него 15 введены регистр сбоя, регистр усредненных значений. триггер первого такта, триггер управления, счетчик одновременного сбоя, коммутатор сбоя, группа элементов И, пять элементов И и блок фиксации сбоя, причем 20 вход сброса триггера пуска является входом остановки устройства, второй выход генератора тактовых импульсов подключен к входу установки триггера первого такта, к первому входу первого элемента И и входам син- 25 хронизации регистра усредненных значений и выходного регистра, выход готовности первого блока сравнения группы подключен к первому входу первогоэлемен-. та ИЛИ, выход которого соединен с входом 30 управления коммутатора каналов по входам строба блока усреднения данных, информационный выход которого подключен к второму информационному входу коммутатора каналов и информационному входу регист- 35 ра усредненных значений, выход которого подключен к входам эталонов всех блоков сравнения группы, к вторым входам допуска которых подключен второй выход генератора констант, четвертый информационный 40 вход блока усреднения данных подключен к выходу регистра точного канала, вход управления блока усреднения данных подключен к выходу коммутатора сбоя, управляющий вход которого, соединенный 45 с инверсными входами второго и третьего элемента И и с первым входом четвертого элемента И„подключен к выходу блока фиксации сбоя, вход строба которого и первый вход пятого элемента И управления подклю- 50 чены к выходу триггера управления, счетный вход которого подключен к выходу. второго элемента ИЛИ, первый вход которого подключен к выходу переполнения счетчика одновременного сбоя, вход сброса и 55 счетный вход которого соединены с выходами третьего и четвертого элементов И соответственно, выход второго элемента И подключен к входу строба регистра сбоя, выход которого является выходом сбоя устройства, подключен к первому информационному входу коммутатора сбоя, к входу поразрядного стробирования регистра отказа и инверсным входам элементов И группы, прямые входы которых соединены с группой входов поразрядного сброса регистра отказа, с вторым информационным входом коммутатора сбоя, информационным входом регистра сбоя и с первыми информационными выходами блоков сравнения группы, вторые информационные выходы которых подключены к группе входов поразрядной установки регистра отказа, выход которого является одноименным выходом устройства, а выход первого элемента И подключен к вторым входам четвертого и пятогО элементов И, к синхровходу регистра отказа и к прямым входам второго и третьего элементов И, выход пятого элемента И подключен к второму входу. второго элемента ИЛИ, выходы элементов И группы подключены к информационному входу блока фиксации сбоя. а второй вход первого элемента ИЛИ подключен к инверсному выходу триггера первого такта, 2, Устройство по и 1, о т л и ч а ю щ е ес я тем, что блок усреднения данных содержит первый-третий сумматоры, два коммутатора, узел данных, первую-третью группы элементов И, мажоритарный элемент, первый и второй элементы И, первый-третий информационные входы блока подключены к первым входам элементов И одноименных

rpynn элементов, вторые инверсные входы которых соединены соответственно с вторым-четвертым разрядами входа управле-. ния блока, второй-четвертый разряды входа управления блока соединены.с соответствующими инверсными входами nepaoro элемента И и соответствующими входами второго элемента И и мажоритарного элемента, выход которого подключен к управляющему входу первого коммутатора, четвертый информационный вход блока подключен к первым информационным входам первого сумматора и второго коммутаторэ, выход первого коммутатора подключен к вторым информационным входам второго коммутатора и первого сумматора, выход которого подключен к третьему информационному входу второго коммутатора, вход строба блока подключен к первому управляющему входу второго коммутатора, второй управляющий вход которого соединен с выходом второго элемента И, а выход является информационным выходом блока, выходы элементов И первой и второй групп подключены соответственно к первому и второму информационным входам второго сумматора, выход которого и

1716628 вериг. < выходы элементов И третьей группы подключены соответственно к первому и второму информационным входам третьего сумматора, выход которого соединен с информационным входом узла деления и с первым 5 информационным входом первого коммутатора, второй информационный вход которого соединен с выходом узла деления, вход задания коэффициента деления которого подключен к выходу первого элемента И. 10

3. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что каждый блок сравнения группы содержит первую-третью схемы сравнения, сумматор, первый и второй коммутаторы, выходы которых подключены к одноимен- 15 ным информационным входам сумматора, выход которого подключен к первым информационным входам первой и второй схем сравнения, вторые информационные входы

20 которь х являются соответственно первым и вторым входами допуска блока, вход эталонов блока подключен к первому информационному входу третьей схемы сравнения и к прямому и инверсному информационным входам первого коммутатора, информационный вход блока подключен к второму входу третьей схемы сравнения и к прямому и инверсному информационным входам второго коммутатора, выходы "Больше" и "Меньше" третьей схемы сравнения подключены к управляющим входам соответственно первого и второго коммутаторов, а выход "Равно"— к входу разрешения сумматора, выходы

"Меньше" первой и второй схем сравнения являются первым и вторым информационными выходами блока, а.выход "Больше" первой схемы сравнения является выходом готовности блока.

1716628

1716628

i M2, Составитель С;Терещенков

Техред М.Моргентал Корректор Л.Патей

Редактор М.Петрова

Производственно-издательский комбинат "Патент", r. ужгород, ул. Гагарина, 1Î1

Заказ 619 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-36, Раушская наб., 4/5