Устройство для контроля последовательностей импульсов

 

Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки информации, связи. Цель изобретения - расширение области применения устройства путем обеспечения возможности агрегатирования устройств при увеличении числа контролируемых последовательностей и повышения достоверности контроля. Цель достигается введением в устройство шифратора, регистра , второго одновибратора, буферного элемента , третьего, четвертого и,пятого элементов ИЛИ, группы одновибраторов, триггера и их связей. Достоверность достигается за счет обеспечения обнаружения и фиксации номера входа, по которому поступил ложный сигнал. 3 ил. (/ С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) ((1) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4834010/24 (22) 04.06.90 (46) 07.04.92, Бюл, М 13 (71) Научно-исследовательский институт микротехники (72) И.Д.Шапоров, О.В,Товеровский, А.В.Пименов, В.К.Гаврилов, Г.Н,Тимонькин, С.А.Соколов, С.Н.Ткаченко и В.С.Харченко (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1501064, кл. Н 03 К 5/13, 1988.

Авторское свидетельство СССР

N 1619277, кл. Н 03 К 5/15, 1989. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ (57) Изобретение относится к автоматике и цифровой технике и предназначено для

Изобретение относится к области автоматики и цифровой техники и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки информации, связи, Цель изобретения — расширение области применения устройства путем обеспечения возможности агрегатирования устройств при увеличении числа контролируемых последовательностей и повышение достоверности контроля, Сущность изобретения состоит в обеспечении возможности наращивания числа входов контролируемых последовательностей путем соединения однотипных агрегатированных устройств контроля последовательностей импульсов без введения схемных изменений внутри устройства (si)s Н 03 К 5/19, G 06 F 11/16 проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки информации, связи. Цель изобретения — расширение области применения устройства путем обеспечения возможности агрегатирования устройств при увеличении числа контролируемых последовательностей и повышения достоверности контроля. Цель достигается введением в устройство шифратора, регистра, второго одновибратора, буферного элемента, третьего, четвертого и,пятого элементов ИЛИ, группы одновибраторов, триггера и их связей. Достоверность достигается эа счет обеспечения обнаружения и фиксации номера входа, по которому поступил ложный сигнал. 3 ил. и без использования дополнительных элементов, а также повышении достоверности контроля за счет обеспечения обнаружения и фиксации номера входа, по которому поступил ложный сигнал, Введение в устройство приоритетного шифратора и его связей обеспечивает определение номера входа, по которому поступил ложный сигнал.

Введение второго одновибратора, буферного элемента и их связей позволяет сформировать импульс записи номера входа, по которому поступил ложный импульс в регистр, а также импульс на сигнальном выходе устройства.

Введение регистра и его связей позволяет зафиксировать номер входа, по которому поступил ложный сигнал, и выдать его на информационный выход устройства.

1725373

Введение третьего, четвертого и пятого элементов ИЛИ и их связей обеспечивают агрегатирование устройств с целью наращивания числа входов контролируемых последовательностей без введения схемных изменений внутри устройства и без изменения внешних дополнительных элементов.

Введение группы одновибраторов позволяет обеспечить надежную запись номера канала, по которому поступил ложный сигнал независимо от его длительности.

Введение триггера и его связей позволяет четко выделить интервал контроля последовательности.

На фиг.1 приведена функциональная схема устройства: на фиг.2 — функциональная схема устройства контроля и х К последовательностей, реализованного объединением и предлагаемых устройств для контроля K — входовых последовательностей; на фиг.3 — пример размещения информации для контроля одной последовательности в блоках памяти устройств-модулей (при n=5).

Устройство для контроля последовательностей импульсов (фиг.1) содержит блок

1 памяти, первый одновибратор 2, первый

3 и второй 4 счетчики, дешифратор 5, шифратор 6, коммутатор 7, группу элементов И

8, регистр 9, третий 10, пятый 11, четвертый

12, первый 13 и второй 14 элементы ИЛИ, второй одновибратор 15, буферный элемент

16, группу одновибраторов 17.1 — 17.п, триггер 18, вход 19 синхронизации устройства, вход 20 кода номера последовательности устройства, Одновибратор 2 формирует на своем выходе импульс, длительность которого превышает время переходных процессов в счетчике 3 и блоке 1 памяти, Он запускается по заднему фронту импульса, сформированного на выходе элемента ИЛИ 14.

Счетчик 3 служит для записи, хранения, модификации и выдачи адреса для блока 1 памяти. Запись начального адреса контролируемой последовательности, поступающего на D-вход счетчика 3 с входа 20 устройства, осуществляется по заднему фронту синхроимпульса, поступающего на вход синхронизации счетчика 3 с входа 19 устройства, 1Лодификация адреса осуществляется путем увеличения предыдущего адреса на единицу по заднему фронту импульса, поступающего с выхода элемента

ИЛИ 11 на счетный вход счетчика 3.

Счетчик 4 предназначен для подсчета числа импульсов в i-м пакете контролируе- мой последовательности. Код (N- v) (где Nчисло переполнения), поступающий на

О-вход счетчика 4 с второго выхода 29 блока

1 памяти, записывается по заднему фронту импульса, поступающего на его синхровход с выхода одновибратора 2. При поступлении импульса с выхода коммутатора 7 на счетный вход счетчика 4 он увеличивает свое состояние на единицу.

Дешифратор 5 в соответствии с кодом, поступившим с первого выхода 34 ПЗУ 1, формирует управляющие сигналы на входы коммутатора 7 и группы элементов И 8, что позволяет различать импульсы, принадлежащие и не принадлежащие контролируемой последовательности.

Приоритетный шифратор 6 предназначен для формирования кода номера ложного сигнала, поступившего на входы 21 устройства. При одновременном поступлении двух или более сигналов на его входы (что маловероятно) он формирует код номера сигнала, которому установлен наибольший приоритет.

Коммутатор 7 служит для формирования импульса на счетный вход счетчика 4, если поступивший на вход 21 устройства импульс соответствует контролируемой последовательности пакетов импульсов.

Группа элементов И 8 предназначена для выделения ложных импульсов, поступающих на входы 21 контролируемых последовательностей. Все элементы И 8 группы, которые соответствуют запрещенным в данном цикле импульсам, открыты нулевыми сигналами с выхода дешифратора 5, поэтому любой ложный импульс, поступивший на входы 21, пройдет на выходы элементов

И8, Регистр 9 предназначен для записи, хранения и выдачи на выход 26 устройства кода номера входа, по которому поступил ложный сигнал. Запись информации в регистр 9 осуществляется по заднему фронту импульса с выхода одновибратора 15.

Элемент ИЛИ 10 формирует импульс на первом выходе 25 импульса сдвига устройства, если он сформирован внутри устройства, либо поступил на его вход 23.

Элемент ИЛИ 11 формирует сигнал на счетный вход счетчика 3 и элемент ИЛИ 14 при переходе к контролю очередного пакета импульсов по одному из входов 21.

Элемент ИЛИ 12 формирует импульс на втором выходе 24 импульса сдвига устройства, если он сформирован внутри устройства либо поступил на его вход 22.

Элемент ИЛИ 13 формирует сигнал при поступлении любого ложного сигнала на один или несколько входов 21.

Элемент ИЛИ 14 формирует импульс запуска одновибратора 2, если в счетчик 3 поступил новый адрес, 1725373

35

Одновибратор 15 формирует короткий импульс, который через буферный элемент

16 поступает на сигнальный выход устройства, а также записывает код номера входа, по которому поступил ложный сигнал в регистр 9. Длительность импульса, формируе- мого одновибратором 15, превышает время переходных процессов в приоритетном шифраторе 6, но меньше длительности сигнала на выходе шифратора 6.

Буферный элемент 16 обеспечивает пропуск сигнала на выход 27 устройства.

Группа одновибраторов 17.1 — 17. К предназначена для формирования сигналов заданной длительности, которая обеспечивает надежную запись информации в регистр 9. Запускаются одновибраторы

17.1 — 17. К передними фронтами импульсов, поступающих с выходов элементов И 8,18. К соответственно.

Триггер 18 обеспечивает четкое выделение интервала контроля последовательности импульсов. Он переключается в единицу по заднему фронту импульса, поступающего на его объединенные I- и С-входы. Установка триггера 18 в нуль осуществляется единичным сигналом, поступающим на вход

R, Устройство работает следующим образом, Для построения устройства, обеспечивающего контроль последовательностей, поступающих на m > К входов, группа устройств объединяется так, как это показано на фиг.2. При этом число п объединяемых устройств, которые в дальнейшем будем называть модулями 33.1 — ЗЗ.п, выбирается из условия h.Ê > m.

Перед началом функционирования элементы памяти всех модулей устанавливаются в исходное состояние, Цепи начальной установки на фиг,1 и 2 условно не показаны.

В счетчике 3 модулей 33,1 — ЗЗ.п с входа (фиг.2) записывается начальный адрес контролируемой последовательности по синхроимпульсу, поступившему на вход 32 и далее на входы 19 всех модулей.

Из счетчиков 3 начальный адрес поступает на входы блоков 1 памяти каждого модуля и на их выходах появляются записанные в ячейках коды. Если первый пакет импульсов должен поступить на один из входов, подключенных к i-му модулю, например J-й вход i-й группы входов, то на первом выходе блока 1 памяти модуля 33.i появится код номера этого входа, который поступит на вход дешифратора 5 этого модуля, а с второго выхода блока 1 этого модуля будет считан код N- v, который поступит на вход D счетчика 4, В остальных модулях

ЗЗ, р(p=-1,п, р A i) по поступившему адресу из блоков 1 памяти будут считаны нулевые коды.

Одновременно с записью адреса в счетчик 3 синхроимпульс с входа 32 пройдет через элементы ИЛИ 14 модулей 33.1 — ЗЗ,п и запустит своим задним фронтом одновибраторы 2, Одновибраторы 2 сформируют импульсы, длительность которых превышает максимальное время переходных процессов в последовательно соединенных счетчике 3 и блоке 1 памяти. В результате этого после того, как на входе счетчика 4 модуля

33,i появится код числа N- v, по заднему фронту импульса с выхода одновибратора

2 он запишется в счетчик I модуля 33,i. В остальных модулях счетчики останутся в нуле. Одновременно переключается в единицу триггер 18 модулей 33.1 — 33,п и откроет коммутаторы 7 и элементы И 8 своих модулей.

В соответствии с кодом, поступившим на вход дешифратора 5 модуля ЗЗ.i, ок сформирует единичный сигнал на i-м выходе и нулевые — на остальных выходах. В результате i-й выходной сигнал дешифратора 5 откроет i-й информационный вход коммутатора 7 модуля ЗЗЛ и закроет элемент И

8,i, В остальных модулях на входы дешифраторов 5 поступят нулевые коды, поэтому коммутаторы 7 этих модулей будут закрыты, а элементы- И 8,1 — 8. К открыты. П ри и равильной реализации контролируемой последовательности íà j-й информационный вход группы входов 21 будет поступать пакет импульсов. Импульсы будут проходить через коммутатор 7 на счетный вход счетчика 4 модуля 33л, увеличивая каждый раз его состояние на единицу, При поступлении последнего 9-го импульса пакета нг выходе счетчика 4 сформируется импульс переполнения, который пройдет через элемент ИЛИ

11 на счетный вход счетчика 3 и увеличит его состояние на единицу, а также запустит одновибратор 2 модуля 33л, Одновременно импульс переполнения через элемент ИЛИ

10 пройдет на выход 25 модуля ЗЗ.i и в результате этого поступит во все модули ЗЗл

33.1-1, а через элемент ИЛИ 12 пройдет на выход 24 и поступит в модули 33л+1 — 33.п.

Таким образом, по импульсу переполнения, сформированному счетчиком 4 модуля

33.i, увеличат свое состояние на единицу все счетчики 3 модулей 33.1 — 33 и, Считанные по новому адресу, коды с выходов блоков памяти 1 поступят на входы дешифраторов 5 и счетчиков 4 своих модулей и по импульсам, сформированным одновибраторами 2, запишутся в счетчики 4, В

1725373

50 результате устройстьо перейдет к контролю поступления очередного пакета импульсов.

В дальнейшем устройство будет функционировать аналогично описанному выше.

По окончании контролируемой последовательностии с выходов блоков 1 памяти всех модулей 33.1 — 33.п будут считаны нулевые коды, В результате на всех выходах дешифраторов 5 (кроме нулевых, которые не используются) будут присутствовать нулевые сигналы и коммутаторы 7 всех модулей будут закрыты, а все элементы И 8 будут открыты. Поэтому любой импульс, поступивший на выход 21 модулей 33.1 — 33.п, сформирует сигнал ошибки на выходе 30 устройства. По окончании интервала контроля на вход 31 устройства поступит импульс, который пройдет на вход 28 всех модулей и сбросит триггеры 18 в нуль, Устройство прекратит функционирование до момента начала контроля очередной последовател ьности.

Рассмотрим более подробно процесс формирования сигнала ошибки и кода номера канала, по которому он поступил, Если контролируемая последовательность будет искажена в любой момент интервала контроля, то очередной импульс поступит на один из входов 21 модулей

33.1 — 33.п. Так как этот импульс не принадлежит контролируемой последовательности, то он пройдет через один из элементов

И 8 (например, элемента И 8,m модуля ЗЗ,I) и своим передним фронтом запустит одновибратор 17,m и одновибратор 15 модуля

33. В результате этого на выходе шифратора

6 появится код номера входа, по которому поступил ложный импульс, который по заднему фронту импульса с выхода одновибратора 15 запишется в реристр 9 модуля

ЗЗ.I. Одновременно импульс с выхода одновибратора 15 откроет буферный элемент 16 и пройдет через него на выход 30 устройства, сигнализируя об ошибке, Код номера входа, по которому поступил ложный импульс, будет выдан на выходе

26 модуля 33.1.

Если в дальнейшем на входы этого же модуля поступит еще один ложный импульс, то номер выхода вновь запишется в регистр

9, а на выход 27 модуля и далее на выход 30 устройства поступит сигнал ошибки, Если на входы одного из модулей 33.1—

33,п одновременно поступят несколько ложных импульсов, то шифратор 6 выделит код номера входа, которому присвоен наибольший приоритет (среди поступивших ложных импульсов) и его номер запишется в регистр 9 и поступит на выход 26.

Формул а изобретения

Устройство для контроля последовательностей импульсов, содержащее блок памяти, первый и второй счетчики, дешифратор, коммутатор, группу элементов И, первый и второй элементы ИЛИ, первый одновибратор, причем входы контролируемой последовательности устройства соединены с группой информационных входов коммутатора и первыми прямыми входами элементов И группы, первый выход блока памяти соединен с входом дешифратора, выходы которого соединены с первой группой управляющих входов коммутатора и инверсными входами элементов И, группы выходов которых соединены с входом первоro элемента ИЛИ, выход коммутатора соединен со счетным входом первого счетчика, второй выход блока памяти соединен с информационным входом первого счетчика, вход синхронизации устройства соединен с первым входом второго элемента ИЛИ и входом синхронизации второго счетчика, выход которого соединен с адресным входом блока памяти, выход второго элемента

ИЛИ соединен через первый одновибратор с синхровходом первого счетчика, вход кода номера последовательностей устройства соединен с информационным входом второго счетчика, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства путем обеспечения возможности агрегатирования устройств при увеличении числа контролируемых последовательностей и повышения достоверности контроля, в него дополнительно введены шифратор, регистр, второй одновибратор, третий, четвертый и пятый элементы ИЛИ, группа одновибраторов, триггер, причем выходы элементов И группы соединены с входами одновибраторов группы, выходы которых соединены с входами приоритетного шифратора, выход которого соединен с информационным входом регистра, выход первого элемента ИЛИ соединен через второй одновибратор с синхровходом регистра и является выходом ошибки устройства, выход регистра является выходом кода номера входа ложного сигнала устройства, выход переполнения первого счетчика соединен с первыми входами третьего, четвертого и пятого элементов ИЛИ, первый выход импульса сдвига устройства соединен с вторым входом пятого элемента ИЛИ и вторым входом третьего элемента ИЛИ, выход которого является первым выходом импульса сдвига устройства, второй вход импульса сдвига устройства соединен с третьим входом пятого элемента ИЛИ и с вторым входом четверто1725373

10 го элемента ИЛИ, выход которого является вторым выходом импульса сдвига устройства, выход пятого элемента ИЛИ соединен с вторым входом второго элемента ИЛИ и счетным входом второго счетчика, выход 5 первого одновибратора соединен с объединенными 1- и С-входами триггера, выход которого соединен с второй группой управляющих входов коммутатора и вторыми прямыми входами элементов И группы, вход признака конца контроля устройства соединен со входом R-триггера.

1725373

1725373

25

35

45

Составитель И.Сафронова

Техред М.Моргентал Корректор И.Муска

Редактор Е.Папп

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1184 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5