Преобразователь угла поворота вала в код

 

1. Преобразователь угла поворота вала в код, содержащий синусно-косинусный датчик угла и компаратор, входы которых подключены к выходу источника опорного напряжения, выход компаратора соединен с первыми входами первого и второго фазочувствительных выпрямителей, выходы которых соединены с первыми входами соответственно первого и второго блоков преобразования напряжения в частоту, генератор импульсов, выход которого соединен с первым входом блока управления, первый и второй блоки преобразования частоты в код, элемент ИЛИ, регистр, отличающийся тем, что, с целью повышения точности преобразователя, в него введены первый и второй инверторы, ключи с первого по шестой, источник стабилизированного напряжения, первый и второй цифроаналоговые преобразователи, элементы И с первого по шестой, третий блок преобразования частоты в код и вычислительный блок, первый и второй выходы синусно-косинусного датчика угла соединены с информационными входами соответственно первого и второго ключей, выход первого ключа соединен с информационными входами третьего и четвертого ключей и выходом второго ключа, выход третьего ключа соединен с вторым входом первого фазочувствительного выпрямителя и информационным входом пятого ключа, выход которого соединен с общей шиной, выход четвертого ключа соединен с вторым входом второго фазочувствительного выпрямителя и информационным входом шестого ключа, выход которого соединен с общей шиной, выход источника стабилизированного напряжения соединен с вторыми входами первого и второго блоков преобразования напряжения в частоту, третьи входы которых подключены к выходам первого и второго цифроаналоговых преобразователей соответственно, выход первого блока преобразования напряжения в частоту соединен с первыми входами первого и второго элементов И, выход второго блока преобразования напряжения в частоту соединен с первыми входами третьего и четвертого элементов И, выходы первого и пятого элементов И соединены соответственно с первым и вторым входами первого блока преобразования частоты в код, выходы которого соединены с входами первого цифроаналогового преобразователя, выходы четвертого и шестого элементов И соединены соответственно с первым и вторым входами второго блока преобразования частоты в код, выходы которого соединены с входами второго цифроаналогового преобразователя, выходы второго и третьего элементов И через элемент ИЛИ соединены с первым входом третьего блока преобразования частоты в код, выходы которого соединены с группой информационных входов регистра, выходы регистра соединены с информационными входами вычислительного блока, группа выходов которого является группой выходов преобразователя, а один выход соединен с первым управляющим входом регистра, выход генератора импульсов соединен с первым управляющим входом вычислительного блока, выход источника опорного напряжения соединен с вторым входом блока управления, первый выход блока управления соединен с управляющим входом первого ключа и через первый инвертор с управляющим входом второго ключа, второй выход блока управления соединен с управляющими входами третьего и шестого ключей, с вторыми входами второго и четвертого элементов И, с первым входом шестого элемента И и через второй инвертор с управляющими входами четвертого и пятого ключей, с вторыми входами первого и третьего элементов И и с первым входом пятого элемента И, третий и четвертый выходы блока управления соединены соответственно с одним информационным входом регистра и вторым управляющим входом регистра, пятый выход блока управления соединен с входом сброса третьего блока преобразования частоты в код и вторым управляющим входом вычислительного блока, шестой выход блока управления соединен с четвертыми входами первого и второго блоков преобразования напряжения в частоту, седьмой выход блока управления соединен с вторыми входами пятого, шестого элементов И и третьего блока преобразования частоты в код.

2. Преобразователь по п.1, отличающийся тем, что блок управления содержит первый и второй счетчики импульсов, триггер, дешифратор, дифференцирующий элемент и элемент задержки, входы первого и второго счетчиков являются соответственно первым и вторым входами блока управления, вход и выходы первого счетчика соединены с входами дешифратора, первый выход дешифратора соединен с тактовым входом триггера, информационный вход которого подключен к первому выходу второго счетчика, а прямой и инверсный выходы соединены с входами дифференцирующего элемента, выход дифференцирующего элемента соединен с входом элемента задержки, первый и второй выходы второго счетчика, инверсный выход триггера, выход дифференцирующего элемента, выход элемента задержки, второй и третий выходы дешифратора являются выходами блока управления с первого по седьмой соответственно.