Устройство управления нагрузкой коммутационной среды мультипроцессорной системы

 

Изобретение относится к вычислительной технике и может быть применено при построении коммутационной среды мультипооцессорныхЭВМ. Целью изобретения является повышение производительности сети коммутации за счет регулирования нагрузкой сети. Устройство содержит группу блоков 1 коммутации, группу согласующих резисторов 2. Каждый блок 1 коммутации имеет вход 3 запроса, выход 4 подтверждения , вход 5 процессорного модуля, информационный вход 6. выход 7 процессорного модуля, информационный выход 8, аналоговый выходА, выход В управления нагрузкой процессорного модуля и выход С опорного напряжения. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я) s G 06 F 15/16

ГОСУДАРСТВЕННЫ Й КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ 4 (гд

О ос (лЭ

Ф (21) 4731178/24 (22) 11.07.89 (46) 30.04.92. Бюл. N 16 (71) Институт проблем вычислительной техники АН СССР (72) Ю.А. Маматов, B,Ï. Емелин, А,В. Пешков и А.А. Сердцев (53) 681,325 (088,8) (56) Авторское свидетел ьство СССР

ЛЬ 1287172, кл. 6 06 F 15/16, 1987.

Авторское свидетельство СССР

N 1665383, кл. G 06 F 15/16, 1989. (54) УСТРОЙСТВО УПРАВЛЕНИЯ НАГРУЗКОЙ КОММУТАЦИОННОЙ СРЕ4Ы МУЛЬТИПРОЦЕССОРНОЙ СИСТЕМЫ

„„SU ÄÄ 1730634А1 (57) Изобретение относится к вычислительной технике и может быть применено при построении коммутационной среды мультиIlDoUeccopHblx ЭВМ. Целью изобретения является повышение производительности сети коммутации за счет регулирования нагрузкой сети. Устройство содержит группу блоков 1 коммутации, группу согласующих резисторов 2. Каждый блок 1 коммутации имеет вход 3 запроса, выход 4 подтверждения, вход 5 процессорного модуля, информационный вход 6. выход 7 процессорного модуля, информационный выход 8, аналоговый выход А, выход В управления нагрузкой процессорного модуля и выход С опорного напряжения. 4 ил.

1730634

Изобретение относится к вычислительной технике и может быть применено при построении коммутационной среды мультипроцессорных ЭВМ.

Цель изобретения — повышение производительности сети коммутации за счет регулирования нагрузкой сети.

На фиг, 1 представлена функциональная схема устройства; на фиг. 2 — функциональная схема блока коммутации; на фиг. 3 — схема входного интерфейса и переключателя; на фиг. 4 — алгоритм работы микропрограммного автомата.

Устройство содержит группу блоков 1 коммутации и группу согласующих резисторов 2.

Каждый блок 1 коммутации имеет вход

3 запроса, выход 4 подтверждения, выход 5 процессорного модуля, информационный вход 6, вход 7 процессорного модуля, информационный выход 8, аналоговый выход

А, выход B управления нагрузкой процессорного модуля (ПМ) и вход С опорного напряжения.

Каждый блок 1 коммутации содержит первый 9, второй 101 и третий 102 интерфейсы, переключатель11, первый 12, второй13 и третий 13 буферные регистры, первый 141 и второй 14 и третий 15 цифроаналоговые преобразователи (ЦАП) и аналоговый компаратор 16, Каждый интерфейс состоит из дешифратора 17 адреса и блока 18 управления.

Переключатель 11 содержит ключ 19, арбитр 20 выходных каналов, регистр 21 и группу элементов ИЛИ 22, Передача информации между ПМ мультиплексора осуществляется при помощи пакетов. Пакет состоит из операционной и адресной части. Адресная часть — код адреса ПМ-приемника. Рассмотрим для примера передачу пакетов в наиболее топологически простой коммутационной среде, представляющей собой матрицу процессов. Пакеты перемещаются в вертикальном и горизонтальном направлениях, в начале, например, по горизонтали, до совпадения со столбцом; к которому принадлежит ПМ-приемник пакета, потом по вертикали до совпадения с ПМ-приемником.

Рассмотрим передачу пакетов между узлами сети. Пакет с выхода буферного регистра 13 узла источника поступает в интерфейс 10 узла приемника и записывается во входной 21 регистр узла-приемника. Протокол обмена между узлами — асинхронный по принципу запрос-подтверждение, Для описания алгоритмов работы приняты следующие обозначения: RQin — запрос источника на вывод информации

55 (инвертированный выход буферного регистра "Буфер пуст"); AQin — подтверждение приемника о принятии информации (от МПА

23); RQa — запрос к арбитру (от 18); AQa— подтверждение (разрешение) от арбитра;

ВОоос — запрос за запись в выходной буферный регистр; AQout — подтверждение о записи в выходной буферный регистр (инвертированный сигнал "Буфер полон").

Формирование управляющих сигналов осуществляется блоком 18 управления, диаграмма переходов которого представлена на фиг. 4.

После записи пакета во входной регистр производится дешифрация адресной части дешифратором 17 адреса, который определяет направление дальнейшей передачи; — при несовпадении координат узлаприемника с координатами текущего узла дешифратор выдает код, соответствующий возможности вывода по любому направлению (вертикальное или горизонтальное);

- при несовпадении одной из координат дешифратор формирует код для запроса блоком 18 управления выходного канала, по которому нет совпадения (например, при несовпадении координат столбца — блок 18 запрашивает горизонтальный выходной канал);

- при совпадении координат запрашивается канал на вывод в текущий ПМ.

Переключение направления движением пакета осуществляется переключателем 11, представляющим собой полный коммутатор, В данном случае он имеет два входа и два выхода. Каждый выходной канал имеет арбитр 20 канала, к которому поступают запросы от блока 18 управления входных интерфейсов 10, который в соответствии с принятой системой приоритетов представляет свой выходной канал одному из выходных. При этом открывается соответствующий ключ 19 и пакет с выхода входного регистра 21 поступает в выходной канал на вход выходных буферных регистров 14 и 15.

Блок 18 управления соответствующего входного канала формирует сигналы записи в буферный регистр. Элементы ИЛИ 22 служат для объединения сигналов записи в б;ферные регистры от всех входных интерфейсов 9 и 10, Получив подтверждение о записи буферные оегистры блока 18 управления возвращаются в исходное состояние и данный входной интерфейс готов к работе. Такой способ построения коммутационных узлов является общепринятым.

При возрастании общего количества пакетов (нагрузки на сеть) падает производительность сети, и при дальнейшем

1730634

55 повышении нагрузки она может перейти в состояние блокировки:

Для устранения эффекта блокировки применяются методы и устройства локального и глобального управления нагрузкой на сеть. Для управления нагрузкой использованы средства аналоговой техники.

1. Производится преобразование коэффициента заполнения выходных буферов, который пропорционален количеству пакетов в очередях (нагрузка на сеть), в аналоговый сигнал с помощью ЦАП 14 и 15, 2. Производится суммирование сигналов от всех узлов. Результирующий сигнал пропорционален общему числу пакетов.

3. При превышении уровня задаваемого источником сигнала опорного напряжения результирующим сигналом формируется сигнал на выходе В, управляющий работой

ПМ и препятствующий поступлению пакетов в сеть от ПМ через входы 5, Таким образом, нагрузка ограничивается и поддерживается требуемым (оптимальным) количеством пакетов в сети, При этом достигается максимальная производительность.

При малой размерности сети сопротивление резисторов 2 выбирается равным нулю (заменяется проводниками). При возрастании размерности сети сказываются сопротивления соединительных проводников, которые различны (из-за разного геометрического взаиморасположения ПМ).

Для выравнивания сопротивлений соединений используются резисторы 2, сопротивления которых больше сопротивления соединений. В этом случае напряжение в каждом узле определяется следующим соотношением:

U =Zi+ ... +Z

3 11 ii где Z — передаточник сопротивления холостого хода;

i — ток преобразованного источника.

Передаточное сопротивление характеризует вклад источника в результирующее напряжение узла, Чем дальше находится источник от узла (электрической цепи), тем его влияние меньше, В рассматриваемом примере источниками тока i являются ЦАП узлов. Ток i пропорционален загрузке буферов

i-ro узла коммутации.

Из-за влияния сопротивления результирующее напряжение в узлах не пропорционально общему количеству пакетов из-за различных передаточных сопротивлений 2, В этом случае предлагаемое устройство обеспечивает поддержание заданных количеств пакетов в некоторой зоне. Опорное напряжение при этом следует выбирать исходя из компромиса между недогрузкой се5

45 ти и возможностью блокировки. При этом повышение производительности (управление с использованием обратной связи о загруженности только буферных регистров своего узла) достигается за счет управления при использовании обратной связи с некоторой зоны, которая более адекватно отражает ситуацию в сети в целом. поэтому более точно уровень ограничения поступающей нагрузки можно установить с большей

ТОЧНОСТЬЮ.

Возможность управления нагрузкой коммутационной сети снижает вероятность блокировок и, следовательно, повышает и роизводител ьность устройства.

Формула изобретен и я

Устройство управления нагрузкой коммутационной среды мультипроцессорной системы, содержащее группу блоков коммутации, каждый из которых содержит первый, второй и третий интерфейсы, переключатель, первый, второй и третий буферные регистры, первый вход первого интерфейса блока коммутации соединен с выходом процессорного модуля блока 1 коммутации, первые входы второго и третьегс интерфейсов блока коммутации соединены с информационным входом блока коммутации, информационные выходы всех интерфейсов блока коммутации соединены соответственно с входами переключателя блока коммутации, а выходы переключателя соединены соответственно с входами первого, второго и третьего. буферных регистров блока коммутации, информационный выход первого буферного регистра соединен с входом процессорного модуля блока коммутации, выходы второго и третьего буферных регистров блока коммутации соединены с информационными выходом блока коммутации, вторые входы всех интерфейсов блока коммутации соединены с входом запроса блока коммутации, выходы подтверждения всех интерфейсов блока коммутации объединены и являются выходом подтверждения блока коммутации, входы первого и второго цифроаналогового преобразователей соединены с выходами второго и третьего буферных регистров блока коммутации, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности за счет регулирования нагрузкой коммутациОнной сети, в каждый блок коммутации введены третий цифроаналоговый преобразователь и аналоговый компаратор, причем вход третьего цифроаналогового преобразователя соединен с выходом первого буферного регистра блока коммутации, выходы всех цифроаналоговых преобразователей блока коммутации объединены и

1730634

Фиг.Z подключены к первому входу аналогового компаратара и являются аналоговым выходом блока коммутации, второй вход аналогового компаратора блока коммутации соединен с входом опорного напряжения блока коммутации, выход аналогового компаратора является выходом управления нагрузкой процессорного модуля блока коммутации, аналоговые выходы всех блоков коммутации соединены между собой через

5 согласующие резисторы. 1 730634

Составитель С.Аверьянова

Редактор Л.Пчолинская Техред М.Моргентал Корректор О.Кравцова

Заказ 1513 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. 101