Устройство для обработки видеоинформации

 

Изобретение относится к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например изображений . Цель изобретения - расширение функциональных возможностей за счет определения значения элемента вектора с заданным произвольным рангом. Поставленная цель достигается тем, что устройство содержит N умножителей, где N - размерность входного вектора, N сдвигающих регистров, входной мультиплексор, блок постоянной памяти, N групп элементов И, N элементов ИЛИ, блок суммирования, элемент НЕ, выходной мультиплексор, первый и второй счетчики, дешифратор, регистр ранга,узел сравнения , вспомогательный регистр, группу элементов ИЛИ, два элемента И, элемент ИЛИ-НЕ, блок синхронизации, блок обнуления счетчиков, триггер, три элемента И и элемент ИЛИ. Определение значения элемента входного вектора с заданным рангом выполняется поразрядно за Q-1 циклов вычисления. 1 з.п.ф-лы, 5 ил., 1 табл. (Л С

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 15/66

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ь)

К)

1(д) !

Щ

4- (21) 4802113/24 (22) 12.03.90 (46) 07.05.92. Бюл. N 17 (71) Ленинградский институт точной механики и оптики и Одесский политехнический институт (72) С. Е.Дончен ко, К.И.Кучеренко, Е.Ф.Очин, Ю;Ф.Романов и К.M.Þñóïoâ (53) 681.325 (088.8) (56) Патент Японии

N 56-35219, кл, G 06 F 15/20, G 06 F 15/31, G 06 К 9/36, 1975.

Авторское свидетельство СССР

М 142572, кл. 6 06 F15/66,,1985. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ВИДЕОИНФОРМАЦИИИИ (57) Изобретение относится к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например изображеИзобретение относится к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например изображений.

Известно устройство параллельной обработки видеоинформации, выполняющее операцию цифровой двумерной свертки и содержащее ЗУ входного изображения, ЗУ весовых коэффициентов, блок считывания входного изображения, блок считывания весовых коэффициентов, группу умножителей, древовидную сеть сумматоров, мул ьтиплексор, сдвиговый регистр, блок управления, состоящий из генератора опорных сигналов и схемы выделения синхросигналов.

„„SU;„, 1732354 А1 ний. Цель изобретения — расширение функциональных возможностей за счет определения значения элемента вектора с заданным произвольным рангом, Поставленная цель достигается тем, что устройство содержит N умножителей, где N — размерность входного вектора, N сдвигающих регистров, входной мультиплексор, блок постоянной памяти, N групп элементов И, N элементов

ИЛИ, блок суммирования, элемент НЕ, выходной мультиплексор, первый и второй счетчики, дешифратор, регистр ранга, узел сравнения, вспомогательный регистр, группу элементов ИЛИ, два элемента И, элемент

ИЛИ-НЕ, блок синхронизации, блок обнуления счетчиков, триггер, три элемента И и элемент ИЛИ. Определение значения элемента входного вектора с заданным рангом выполняется поразрядно за Q-1 циклов вычисления.

1 з.п.ф-лы, 5 ил., 1 табл.

Недостатком данного устройства является низкое быстродействие, связанное с тем, что распараллеливание обработки локальных фрагментов изображения осуществляется только по строкам.

Известно устройство параллельной обрабстки видеоинформации, выполняющее операции цифровой двумерной свертки и скользящей эквализации гистограмм, содержащее два мультиплексора, коммутатор, стековое ЗУ, 3У весовых коэффициентов, группу умножителей, группу арифметических устройств, регистр, блок управления.

Недостатком известного устройства является низкое быстродействие, связанное с тем, что распараллеливание обработки ло1732354 кальных фрагментов изображения осуществляется только по строкам.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является устройство для параллельной обработки видеоинформации, содержащее N умножителей (где N— размерность векторов А и В, А = {А1, Аг...„

Aq), В =(B), Bz...„Âì)), N мультиплексоров, мультиплексор выбора элемента вектора А, ПЗУ, N групп элементов И, каждая из которых содержит (2Q+1) элементов И (где 0— разрядность информационных входов умножителей), N элементов ИЛИ, й-1 сумматоров, соединенных в виде древовидной сети, инвертор, первый информационный вход iro умножителя (i = 1,N) соединен с входом загрузки элемента А вектора А, вторые информационные входы умножителей соединены с выходами соответствующих мультиплексоров, первый информационный вход 1-ro мультиплексора соединен с входом загрузки элемента Bi вектора В, вторые информационные входы мультиплексоров объединены и соединены с выходом

ПЗУ, адресный вход ПЗУ соединен с выходом мультиплексора выбора обрабатываемого элемента, а информационные входы этого мультиплексора соединены с соответствующими вхо,Бами загрузки элементов Аь

q-й разряд(ц = 1, 2Q) выхода i-го умножителя (i = 1,N) соединен с первым входом q-го элемента И i-й группы, кроме того, 2Q-й разряд выхода i-ro умножителя соединен с первым входом (2Q+1)-го элемента И i-й группы, выходы первого и (2Q+1)-ro элементов И каждой из N групп элементов И соединены с первым и вторым входами соответствующего элемента ИЛИ, вход задания операции устройства соединен с входом инвертора, управляющими входами мультиплексоров и вторыми входами q-х (q = 1, 2Q) элементов И всех групп, выход инвертора соединен с вторыми входами (2Q+1)-х элементов И, входы сумматоров первой ступени древовидной сети соединены с выходами соответствующих двух элементов ИЛИ и выходами соответствующих двух групп ц-х элементов И (q=

= 2, 2Q), причем выходы элементов ИЛИ являются младшими разрядами входов сумматоров,. а выходы элементов И вЂ” соответствующими старшими разрядами входов сумматоров, входы сумматоров последующих ступеней древовидной сети соединены с выходами двух сумматоров предыдущей ступени, выход сумматора последней ступени древовидной сети является выходом устройства, первые входы синхронизации умножителей объединены и соединены с первым входом синхронизации устройства, 5

55 вторые входы синхронизации умножителей объединены и соединены с вторым входом синхронизации устройства.

Недостатком данного устройства является то, что оно выполняет только линейные операции цифровой обработки сигналов, сводимые к скалярному произведению двух векторов, и операции, основанные на определении оанга произвольного элемента Ai (i = 1,N) среди элементов изображения, представленных в виде вектора А =

=(A1, А, ..., AN), при этом под рангом понимается номер, который данный элемент А занимает в ряду расположенных по возрастанию элементов вектора А, Данное устройство не позволяет выполнять операции, основанные на определении значения элемента изображения, который имеет заданный ранг среди элементов вектора А, т,е. такие распространенные операции обработки изображений, как ранговая и медианная фильтрация. Это значительно ограничивает возможности использования устройства в составе вычислительных комплексов обработки изображений.

Цель изобретения — расширение функциональных возможностей путем определения значения элемента вектора с заданным произвольным рангом.

Поставленная цель достигается тем, что в устройство, содержащее N умножителей, где N — размерность обрабатываемого вектора элементов изображения, N групп элементов И, N элементов ИЛИ, входной мультиплексор, блок суммирования, блок постоянной памяти и элемент НЕ, причем

i-й вход (i = 1, ..., N) элементов изображения устройства подключен к первому информационному входу i-ro умножителя, выходы с первого по (20-1)-й i-го умножителя, где Q— разрядность элементов изображения, подключены соответственно к первым входам элементов И с первого по (20-1)-й!-й группы, 2Q-й выход i-го умножителя подключен к первым входам 2Q-ro и (2Q+1)-го элементов И i-й группы, выходы первого и (2Q+1)-ro элементов И i-й группы подключены соответственно к первому и второму входам I-го элемента ИЛИ, выходы элементов И с второго по 2Q-й каждой группы и выходы элементов ИЛИ с первого по N-й подключены соответственно к информационным входам блока суммирования, первый вход задания операции устройства подключен к вторым входам элементов И с первого по 2Q-й всех групп и к входу элемента НЕ, выход которого подключен к вторым входам (2Q+1)-х элементов И всех групп, выход входного мультиплексора подключен к адресному входу блока постоянной памяти, введены N

1732354 6

55 сдвигающих регистров, выходной мультиплексор, первый и второй счетчики, блок синхронизации, дешифратор, регистр ранга, узел сравнения, вспомогательный регистр, блок обнуления счетчика, группа элементов ИЛИ, первый и второй элементы И и элемент ИЛИ-НЕ, причем информационный вход устройства подключен к первому информационному входу входного мультиплексора и к информационному входу регистра ранга, выход которого подключен к первому информационному входу узла сравнения, выход которого подключен к первым входам первого и второго элементов И, выходы которых подключены соответственно к входу синхронизации и счетному входу первого счетчика, информационный выход которого подключен соответственно к первым входам элементов ИЛИ группы и к первому информационному входу выходного мультиплексора, выход которого подключен к информационному выходу устройства, выход блока постоянной памяти подключен к первым информационным входам сдвигающих регистров с первого по N-й, информационные выходы которых подключены соответственно к вторым информационным входам умножителей с первого по N-й, первый вход задания операции устройства подключен к первому входу режима блока синхронизации, первый и второй выходы которого подключены соответственно к счетному входу второго счетчика и входу синхронизации вспомогательного регистра, прямой и инверсный выходы которого подключены соответственно к информационному входу первого счетчика и второму информационному входу входного мультиплексора, второй вход задания операции устройства подключен к управляющим входам входного и выходного мультиплексоров и второму входу режима блока синхронизации, третий и четвертый выходы которого подключены соответственно к входам синхронизации сдвигающих регистров и первым входам синхронизации умножителей, вход признака синхронизации весовых коэффициентов устройства подключен к входам сдвига сдвигающих регистров, вход весовых коэффициентов устройства подключен к второму информационному входу первого сдвигающего регистра, выход переноса j-го сдвигающего регистра (j = 1, ..., N-1) подключен к второму информационному входу (j+1)-ro сдвигающего регистра, вход синхронизации и вход запуска устройства подключены соответственно к третьему и четвертому ,входам режима блока синхронизации, пятый выход которого подключен к вторым входам синхронизации умножителей с пер5

40 вого по N é и к входу синхронизации б:,эка обнуления счетчика, вход начальной установки устройства подключен к входам начальной установки блока обнуления счетчика, блока синхронизации, к входу синхронизации регистра ранга и входу установки в "0" второго счетчика, информационный выход которого подключен к входу дешифратора, k-й, (k = 1, ..., Q-2), выход которого подключен к второму входу соответствующего элемента ИЛИ группы, выходы которых подключены к информационным входам вспомогательного регистра, (Q-1)-й выход дешифратора подключен к первому управляющему входу блока обнуления счетчика, к первому входу элемента ИЛИ-НЕ и второму входу первого элемента И, Q-й выход дешифратора подключен к второму управляющему входу блока обнуления счетчика и второму входу элемента ИЛИНЕ, выход которого подключен к второму входу второго элемента И, выход блока суммирования подключен к второму информационному входу выходного мультиплексора и второму информационному входу узла сравнения, шестой выход блока синхронизации подключен к третьим входам первого и второго элементов И и к третьему и четвертомууправляющим входам блока обнуления счетчика, первый и второй выходы которого подключены соответственно к входу установки в "0" первого счетчика и выходу признака готовности устройства, Блок обнуления счетчика может содержать три элемента И, элемент ИЛИ и триггер, причем первый, второй, третий, четвертый управляющие входы блока, вход синхронизации и вход начальной установки блока подключены соответственно к первому входу первого элемента И, к первому входу второго элемента И, к второму входу первого элемента И, к первому входу третьего элемента И и к первому входу элемента

ИЛИ, выход которого подключен к первому выходу блока, выходы первого и второго элементов И подключены соответственно к входу установки в единицу и входу установки в "0"триггера, выход которого подключен к второму выходу блока и второму входу третьего элемента И, выход которого подключен к второму входу элемента ИЛИ, На фиг. 1 — 2 изображена структурная схема устройства; на фиг. 3 — 5 — временные диаграммы сигналов на выходах блока синхронизации при выполнении операций свертки, определения ранга заданного элемента изображения и определения элемента изображения с заданным рангом соответственно.

Устройство для обработки видеоинформации (фиг. 1 и 2) содержит N умножителей

1732354

1 (где и — размерность обрабатываемого вектора элементов изображения), N сдвигающих регистров 2, входной мультиплексор

3, блок 4 постоянной памяти, N групп элементов И, каждая из которых содержит 2Q элементов И 5 и элемент И 6, где Q — разрядность информационных входов умножителей 1, N элементов ИЛИ 7, блок 8 суммирования, элемент НЕ 9, выходной мультиплексор 10, счетчики 11 и 12, дешифратор 13, регистр 14 ранга, узел 15 сравнения, вспомогательный регистр 16, группу 17 элементов ИЛИ, элементы И 18 и 19, элемент ИЛИ-НЕ 20, блок 21 синхронизации, блок 22 обнуления счетчиков, триггер 23, элементы И 24 — 26, элемент ИЛИ 27, i-й (! =

=1, ..., N) вход 28j элементов изображения устройства, информационный вход 29 устройства, вход 30 весовых коэффициентов устройства, входы 31 и 32 задания операции устройства, вход 33 признака синхронизации весовых коэффициентов устройства, вход 34 начальной установки устройства, вход 35 запуска устройства, вход 36 синхронизации устройства, информационный выход 37 устройства, выход 38 признака готовности результата, выходы 39-44 блока синхронизации, первый 45, второй 46, третий 47 и четвертый 48 управляющие входы блока обнуления счетчика, вход 49 начальной установки блока обнуления счетчика, вход 50 синхронизации блока обнуления счетчика, первый 51 и второй 52 выходы блока обнуления счетчика.

Устройство для обработки видеоинформации работает в состветствии с сигналами на входах 31 и 32 задания операции устройства (таблица) следующим образом.

При выполнении операции свертки, например двумерной свертки, в устройстве вычисляется скалярное произведение двух векторов

М

Rij = g g 0 — m,j — ГВ4 =

m= — M = — F

Ai,j,n A. л 1 где \4 и Ацд — весовые коэффициенты двумерного ядра свертки и элементы соответствующего фрагмента изображения, упорядоченные, например, по строкам, т.е, N = (2M + 1) (2F + 1), АЦ,n = 0И,)-f, Vn = Wm), n = (m + M) (2 F + 1) + (f + F + 1), m = -M, M, f =-F, F.

Весовые коэффициенты свертки предварительно загружаются в сдвигающие регистры 21...2N. При этом последовательный код элементов вектора весовых коэффициентов, начиная, например, с N-ro элемента, подается на вход 30 весовых коэффициен5 тов устройства, а на вход 33 признака синхронизации весовых коэффициентов устройства подается последовательность синхроимпульсов. После окончания загрузки весовых коэффициентов устройство гото10 во к выполнению операции свертки, при этом посредством сигналов на входах 31 и

32 задания операции устройства разрешена передача сигналов с выходов умножителей

1 через элементы И 5 и ИЛИ 7 на входы

15 блока 8 суммирования, а сигналов с выхода блока 8 через выходной мультиплексор 10 на информационный выход 37 устройства.

Таким образом, в умножителе 1 выполняется операция умножения Ац,> Vn, значе20 ния произведений транслируются через элементы И 5 и ИЛИ 7 на входы блока 8 суммирования, а с выхода блока 8 результат операции свертки передается на информационный выход 37 устройства. Запись эле25 ментов векторов А и V во внутренние регистры входных данных умножителей 1 и запись результатов во внутренние регистры произведений умножителей производится соответственно по синхросигналам СИ4 и

30 СИ5, поступающим с выходов 42 и 43 блока

21 синхронизации устройства.

Временные диаграммы синхросигналов приведены на фиг. 3.

При выполнении операции определе35 ния ранга элемента А среди элементов век/ тора А входной мультиплексор 3 сигналом на входе 32 задания операции устройства установлен в режим трансляции данных с информационного входа 29 устройства на

40 вход блока 4 постоянной памяти, а выходной мультиплексор 10 установлен в режим трансляции результата с выхода блока 8 суммирования на информационный выход

37 устройства. Сигналом на первом входе 31

45 задания операции устройства передача информации через элементы И 5 запрещена, а сигнал с выхода элемента НЕ 9 разрешает передачу данных через элементы И 6. Значение заданного элемента А с информаци50 онного входа 29 устройства транслируется через мультиплексор 3 на адресный вход блока 4 постоянной памяти, а данные с выхода блока постоянной памяти заносятся в регистры 2, с выходов которых данные по55 ступают на вторые информационные входы умножителей 1. Через соответствующие элементы И 6 и ИЛИ 7 осуществляется трансляция содержимого 20-х разрядов выходов умножителей 1 на младшие разряды соответствующих входов блока 8 суммирования.

1732354

R = g (Д (Д) (=1

Операция определения ранга заданного элемента А вектора А в устройстве для обработки видеоинформации реализуется следующим образом. Определение ранга R элемента А вектора (A)j, j = 1М АЕ(АД выполняется посредством подсчета числа элементов, меньших или равных элементу А: где (A;(AJ = (),„р„)д (3) Для реализации выражения (1) в предлагаемом устройстве операция сравнения выполняется в умножителях 1, С этой целью величина А заменяется на такое значение

К(А ), что для А(< А выполняется условие

I I

A) K(A )< P, а для А(> А — условие

Aj К(А ) > P.

Значение P выбирается таким, чтобы результат сравнения А(и А определялся по старшему разряду произведения А K(A), т.е. по старшему разряду выхода умножителя 1.

Преобразование К(А ) выполняется в блоке

4 постоянной памяти: значение А, поступающее с информационного входа 29 устройства через мультиплексор 3 на адресный вход блока 4, определяет ядрес ячейки бло1 ка 4, в которой записано значение K(A ). В блоке 4 хранятся заранее вычисленные знаl чения К(А) для всех допустимых, значений А . С выхода блока 4 величина К(А) поступает на информационные входы регистров 2, с выходов которых эта величина поступает на информационные входы умножителей 1 и умножается на соответствующие элементы вектора А. Для элементов вектора А, больших элемента А, старший (2G-й) разряд выхода соответствующего умножителя 1 равен единице, а для элементов вектора, меньших

А, старший (2Q-й) разряд выхода соответствующего умножителя 1 равен нулю. Так как передача данных через элементы И 5 запрещена, то блоком 8 суммируется содержимое только старших (2Q-x) разрядов выходов умножителей 1. Данные на информационном выходе 37 устройства определят число С элементов, больших элемента А, C=N-R, Для определения истинного значения ранга Rэлемента А в устройстве,,внешнем

I по отношению к рассматриваемому устройству, производится операция нормирования

R = N - С.

B случае использования в устройсгье для обработки видеоинформации инверсного представления элементов вектора А (инверсия элементов вектора А может выполняться посредством устройства, входящего в состав вычислительного комплекса обработки изображений и являющегося внешним по отношению к устройству для обработки видеоинформации) операция сравнения реализуется следующим образом.

Значения К А) подбираются так, что для

I /

А(< A, т,е. для А(> А, выполняется условие

Ai K(A) > P, а для Aj А, выполняется условие

Aj К(А ) < P.

При использовании инверсного представления элементов вектора А для элеменi тов А(< А старшие разряды выходов умножителей 1 равны единице, а для элементов А(> А — старшие разряды выходов умножителей 1 равны нулю. Посредством блока 8 осуществляется суммирование значений старших разрядов выходов умножителей 1, т.е. определение числа единичных значений этих разрядов, что эквивалентно определению ранга R элемента А . Для выполнения операции скользящей эквализации гистограммы (СЭГ), широко используемой в цифровой обработке изображений, во внешнем устройстве выполняется нормирование значения R

D= — R макс

I где D — элемент иэображения — результат операции СЭГ;

Рм — допустимое максимальное значение О.

Синхронизация работы устройства при выполнении операции определения ранга заданного элемента А . т.е. синхронизация записи данных в регистры 2, записи данных и записи произведений во внутренние регистры умножителей 1 осуществляется по переднему фронту синхросигналов СИЗ, СИ4 и СИ5, формируемых на выходах 41 — 43 блока 21 синхронизации в соответствии с временными диаграммами (фиг. 5).

Операция определения значения элемента с заданным произвольным рангом выполняется следующим образом. Если ранг некоторого элемента D меньше ранга неизвестного элемента Х, — î D X. Следовательно, можно записать

N если (Aj 2 j) г", — — 1 т.е. в случае, если элемент X представлен

S-разрядным двоичным кодом, значение

1732354

X:=О; то

35 старшего двоичного разряда Х равно единице. Продолжая подобные действия, получим для К=1, $ цикл: если (, (A)S(X+2 ))}

) =1 то Х: =X+2 конец;

N если (g (A)SX))

)=1

Х:=X+1;

S-кратное выполнение процедуры в цикле (2) обеспечивает формирование $разрядной величины Х, которая меньше значения элемента X с заданным рангом Ах не более чем на единицу младшего разряда, т.е. на и1". Правильное значение элемента Х формируется в корректирующем операторе (3), который не выполняется только в том случае, если искомый элемент X равен нулю.

Таким образом, (S+ 1)-кратное выполнение процедуры

N если (л )A)SZ))

P = $ — k íà k- м (k =1,S ). шаге г

z--x 1

P=0 на ($+ 1)-м шаге обеспечивает вычисление элемента с заданным произвольным рангом.

Реализация вышеприведенного алго-. ритма в предлагаемом устройстве при испonьзовании Q-разрядных умножителей позволяет выполнять данную операцию для (О-2)-разрядных элементов изображения и, следовательно, S = Q -2. Величины А и Z представлены в инверсном коде, при этом инверсный код элементов А может формироваться, например, с помощью микроЭВМ, входящей в состав вычислительного комплекса обработки изображений, а инверсный код величины 2 снимается с инверсных выходов вспомогательного регистра 16.

Перед началом операции определения элемента с заданным рангом на вход 34 начальной установки устройства подается импульс, по которому в регистр 14 ранга заносится заданное значение ранга с информационного входа 29 устройства, а счетчики 11 и 12 (через элемент ИЛИ 27) переводятся в исходное состояние и0". Этому состоянию счетчика 12 соответствует активный единичный сигнал на Q-м выходе дешифратора 13. При этом также приводит5

55 ся в исходное состояние блок 21 синхронизации.

Вычисление результатов может выполняться в устройстве под управлением шести синхроимпульсов (СИ1 ... СИ6) (фиг. 5), формируемых в блоке 21 синхронизации.

По переднему фронту СИ1 (выход 39 блока 21) происходит увеличение содержимого счетчика 12 — в первом цикле вычисления счетчик переходит из состояния иОи в состояние и1". Состояние счетчика деформируется дешифратором 13, активный выход которого маскирует единичным сигналом на соответствующем элементе

ИЛИ группы 17 элементов ИЛИ очередной, начиная со старшего, т.е. (Q - 2)-ro, разряд содержимого счетчика 11, тем самым реализуя операцию X+ 2, К = 1, S, S = Q-2. По переднему фронту СИ2 (выход 40 блока 21) число X+ 2 заносится во вспомогательный регистр 16, а по переднему фронту СИЗ (выход 41 блока 21) инверсный код значения

X + 2 заносится в регистры 2. Синхросигналы СИ4 и СИ5 соответственно с выходов 42 и 43 блока 21 управляют приемом сомножителей и произведений во внутренние регистры умножителей 1, при этом значения старших разрядов сформированных произведений суммируются с помощью блока 8 суммирования и на второй вход узла

15 сравнения поступает число

N в = 2, (А)<(Х+2о )) Так как с выхода регистра 14 на первый вход узла 15 сравнения поступает значения

Rx в случае В< Rx на выходе "Больше" узла

15 сравнения формируется сигнал и1", который поступает на вход элемента И 19 и по переднему фронту СИ6 (выход 44 блока 21) обеспечивает прием в счетчик 11 числа из вспомогательного регистра 16 (микрооперация X: = X+ 2 при активных выходах и1и

„, "Q-2" дешифратора), Таким образом происходит вычисление Q-2 двоичных разрядов при состояниях счетчика 12 1 ... С1-2.

В (Q-1)-м цикле вычисления значения элемента с заданным произвольным рангом выполняется коррекция результата в счетчике 11.

При этом сигнал и1и с активного (Q-1)-го выхода дешифратора поступает на вход элемента И 18, на другие входы которого поступает сигнал "Больше" с выхода узла 15 сравнения и СИ6. Если для X-содержимого счетчика 11, сформированного за предыдущие 0-2 тактов, выполняется неравенство

1732354

N (g (AISX)}

Одновременно с этим формируется сигнал "1" на выходе элемента И 24, который переключает в состояние "1" триггер 23.

Сигнал "1" с выхода которого 23 поступает на второй выход 52 блока обнуления счетчика и далее на выход 38 признака готовности устройства. Приняв этот сигнал, внешнее устройство может выполнить прием очередного результата с информационного выхода

37 устройства в течение большей части очередного Q-ro цикла работы устройства (счетчик 12 в состоянии "О", в дешифраторе 13 активен выход "Q"). Синхроимпульс СИ5 этого цикла с выхода 43 блока 21 поступает 25 на вход 50 блока 22, проходит через элементы И 26 и ИЛИ 27 и переводит счетчик 11 в состояние "О". Таким образом, результат операции удерживается на информационном выходе 37 устройства от СИ6 (О-1)-го 3О цикла до СИ 5 0-ro цикла. По СИ6 в 0-м цикле на выходе элемента И 25 формируется сигнал "1", который переводит триггер 23 в состояние "О".

По следующему за этим синхросигналу 35

СИ1 начинается очередная последовательность из Q циклов синхроимпульсов, в течение которой определяется очередной результат — для нового входного вектора элементов изображения, поступающих на входы 281 ... 28и устройства.

Для остановки процесса вычисления элемента с заданным рангом превращается подача импульсов на вход 36 синхронизации устройства в течение 0-го цикла, а за- 45 тем после приема с информационного выхода 37 устройства последнего результата во внешнее устройство подается сигнал

"1" на вход 34 начальной установки устройства, При этом в регистр 14 ранга может быть занесено новое значение ранга с информационного входа 29 устройства и вычисления могут быть продолжены для нового значения ранга.

Формула изобретения

1. Устройство для обработки видеоинформации, содержащее N умножителей, где

N — размерность обрабатываемого вектора элементов изображения, N групп элементов

И, N элементов ИЛИ, входной мультиплек сор, блок суммирования, блок постоян, ой памяти и элемент НЕ, причем i-й вход (i = 1, ..., N) элементов изображения устройства подключен к первому информационному входу i-го умножителя, выходы с первого по (20-1)-й i-го умножителя, где Q — разрядность элементов изображения, подключены соответственно к первым входам элементов

И с первого по (20-1)-й i-й группы, 20-й выход 1-го умножителя подключен к первым входам 20-го и (20+1)-ro элементов И i-й группы, выходы первого и (2Q+1)-го элементов И i-й группы подключены соответственно к первому и второму входам )-го элемента

ИЛИ, выходы элементов И с второго по 20-й каждой группы и выходы элементов ИЛИ с первого по N-й подключены соответственно к информационным входам блока суммирования, первый вход задания операции устройства подключен к вторым входам элементов И с первого по 2Q-й всех групп и к входу элемента НЕ, выход которого подключен к вторым входам (2Q+1)-х элементов

И всех групп, выход входного мультиплексора подключен к адресному входу блока постоянной памяти, отл ича ю ще ес я тем, что, с целью расширения функциональных возможностей путем определения значения элемента вектора с заданным произвольным рангом, оно содержит N сдвигающих регистров, выходной мультиплексор, первый и второй счетчики, блок синхронизации, дешифратор, регистр ранга, узел сравнения, вспомогательный регистр, блок обнуления счетчика, группу элементов ИЛИ, первый и второй элементы И и элемент

ИЛИ-НЕ, причем информационный входустройства подключен к первому информационному входу входного мультиплексора и к информационному входу регистра ранга, выход которого подключен к первому информационному входу узла сравнения, выход которого подключен к первым входам первого и второго элементов И, выходы которых подключены соответственно к входу синхронизации и к счетному входу первого счетчика, информационный выход которого подключен соответственно к первым входам элементов ИЛИ группы и к первому информационному входу выходного мультиплексора, выход которого подключен к информационному выходу устройства, выход блока постоянной памяти подключен к первым информационным входам сдвигающих регистров с первого по N-й, информационные выходы которых подключены соответственно к вторым информационным входам умножителей с первого по N-й, перый вход задания операции устройства подключен к первому входу режима блока синхрониза-.

1732354

16

Первый вход 31 задания операии ст ойства

Второй вход 32 задания операции ст ойства

Операция

Свертка

Определение ранга заданного элемента входного вектора

Определение значения элемента входного вектора с за анным ангом ции, первый и второй выходы которого подключены соответственно к счетному входу второго счетчика и к тактовому входу вспомогательного регистра, прямой и инверсн ый выходы которого подключены соответственно к информационному входу первого счетчика и к второму информационному входу входного мультиплексора, второй вход задания операции устройства подключен к управляющим входам входного и выходного мультиплексоров и к второму входу режима блока синхронизации, третий и четвертый выходы которого подключены соответственно к входам синхронизации сдвигающих регистров и к первым входам синхронизации умножителей, вход признака синхронизации весовых коэффициентов устройства подключен к входам сдвига сдвигающих регистров, вход весовых коэффициентов устройства подключен к второму информационному входу первого сдвигающего регистра, выход переноса j-го сдвигающего регистра (j = 1, ..., N-1) подключен к второму информационному входу (j+1)-го сдвигающего регистра, вход синхронизации и вход запуска устройства подключены соответственно к третьему и четвертому входам режима блока синхронизации, пятый выход которого подключен к вторым входам синхронизации умножителей с первого по

N-й и к входу синхронизации блока обнуления счетчика, вход начальной установки устройства подключен к входам начальной установки блока обнуления счетчика, блока синхронизации, а тактовому входу регистра ранга и к входу установки в "0" второго счетчика, информационный выход которого подключен к входу дешифратора, k-e выходы которого(к=1, ...,0-2) подключены к вторым входам соответствующих элементов ИЛИ группы, выходы которых подключены к информационным входам вспомогательного регистра, (Q-1)-й выход дешифратора подключен к первому управляющему входу блока обнуления счетчика, к первому входу элемен5 та ИЛИ-НЕ и к второму входу первого элемента И, Q-й выход дешифратора подключен к второму управляющему входу блока обнуления счетчика и к второму входу элемента

ИЛИ-НЕ, выход которого подключен к второ10 му входу второго элемента И, выход блока суммирования подключен к второму информационному входу выходного мультиплексора и к второму информационному входу узла сравнения, шестой выход блока синх15 ронизации подключен к третьим входам первого и второго элементов И и к третьему и четвертому управляющим входам блока обнуления счетчика, первый и второй выходы которого подключены соответственно к

20 входу установки в "0" первого счетчика и к выходу признака готовности устройства.

2. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что блок обнуления счетчика содержит три элемента И, элемент ИЛИ и триггер, 25 причем первый, второй, третий, четвертый управляющие входы блока, вход синхронизации и вход начальной установки блока подключены соответственно к первому входу первого элемента И, к первому входу

30 второго элемента И, к второму входу второго элемента И, к второму входу первого элемента И, к первому входу третьего элемента

И и к первому входу элемента ИЛИ. выход которого подключен к первому выходу бло35 ка, выходы первого и второго элементов И подключены соответственно к входу уста- новки в "1" и к входу установки в "0" триггера, выход которого подключен к второму выходу блока и к второму входу третьего

40 элемента И, выход которого подключен к второму входу элемента ИЛИ, 1732354

1732354

Сигнал на входе

36 синхронизации

Сигнал на выходах

39,40,4!,44

Сигнал на выходе

42 (CN)

С м на выходе

43 (СИ5) 4иг.3

Сигнал на входе

36 синхронизации

Сигнал на выходах

39, 40,44

Сигнал на выходе

4! (СИЗ)

Сигнал на выходе

42 (СИ4) Сигнал на выходе

43 (СИ5) Фиг.4

Й

Фиг. 1

50

Редактор И,Горная

Заказ 1584 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Сигнал на входе

36 синхронизации

Сигнал на выходе

39 (СЖ)

Сигнал на выходе

40 (СЖ)

Сигнал на выходе

4I (C33)

Сигнал на выходе

42 (СЖ)

Сигнал на выходе

43 (СИ5)

Сигнал на выходе

44 (СЖ)

ЪЪиер активного выхода „";=.4ð. Т3

Сигнал на выходе

3Р, Составитель С.Донченко

Техред М,Моргентал Корректор Т.Палий