Устройство для вычисления полиномиальной функции от аналогового аргумента

 

Изобретение относится к вычислительной технике и может быть применено как специализированное устройство в системах обработки информации реального времени Целью изобретения является упрощение устройства . Устройство содержит вычитатель, цифроаналоговый преобразователь, сумматор-вычитатель аргумента, приоритетный блок, группу пороговых элементов, нуль-орган , блоки сдвига, сумматоры-вычитатели функции, регистр, шифратор, блок задания начальных значений. Упрощение устройства обеспечивается путем обработки на каждом шаге слежения за входным сигналом его двоично-кодированных приращений. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 7/544, G 06 G7/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21.) 4778591/24 (22) 08.01.90 (46) 30.05.92. Бюл. гв 20 (71) Институт кибернетики им. B,Ì.Ãëóøêîва . (72) Л,f.Êîýëîâ (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 556446, кл. 6 06 F 15/32, 1977.

Авторское свидетельство СССР

hL 1262530, кл. 6 06 F 7/544, 6 06 G 7/20, 1986. (54) YCTPOACTBO PflH Bbl 1ИСЛЕНИЯ

ПОЛИНОМИАЛЬНОЙ ФУНКЦИИ ОТ АНАЛОГОВОГО АРГУМЕНТА

Изобретение относится к автоматике и вычислительной технике и может быть применено .в управляющих системах и гибридных вычислительных устройствах для вычисленйя в следящем режиме полиномиальной функции от аналогового аргумента с представлением результата в цифровой форме.

Известно устройство для вычисления полиномиальной функции от аналогового непрерывно-изменяющегося сигнала, содержащее и сумматоров. регистр, элементы

И положительного и отрицательного приращений, вычитающей узел, пороговый элемент, нуль-орган и распределитель импульсов.

Недостатком этого устройства является низкое быстродействие и ограниченный частотный диапазон обрабатываемых сигналов.

„,.Я2„„1737444 А1 (57) Изобретение относится к вычислительной технике и может быть применено как специализированное устройство в системах обработки информации реального времени, Целью изобретения является упрощение устройства. Устройство содержит вычитатель, цифроаналоговый преобразователь, сумматор-вычитатель аргумента, приоритетный блок, группу пороговых элементов, нуль-орran, блоки сдвига, сумматоры-вычитатели функции, регистр, шифратор, блок задания начальных значений. Упрощение устройства обеспечивается путем обработки на каждом шаге слежения за входным сигналом его двоично-кодированных приращений.

1 ил.

Известен также электронный функциональный генератор с цифровым управлением, содержащий блок памяти, интерполятор, компаратор и блок управления.

Недостатками этого устройства являются сложность блока интерполяции и низкое быстродействие.

Известно также устройство для вычисления полиномиальной функции, содержащее п сумматоров, регистр, п групп элементов И-ИЛИ и распределитель импульсоь, которое совместно со следящим аналого-цифровым преобразователем, имеющим в своем составе реверсивный счетчик, цифроаналоговый преобразователь, вычитающий узел, пороговый элемент, нульорган и генератор импульсов, позволяет вычислять функцию от аналоговой величины в следящем режиме.

1737444

15

25

40

50

Недостатком этого устройства является низкое быстродействие.

Наиболее близким к предлагаемому является устройство для вычисления полиномиальной функции, содержащее вычитающий узел, цифроаналоговый преобразователь, сумматор аргумента, приоритетный блок, блок пороговых элементов нуль-орган, и (где n — степень полиномиальчой функции блоков сдвига), и сумматоров, и сумматоров приращений, шифратор, два коммутатора, приоритетный шифратор, дешифратор, блок памяти коэффициентов, блок сдвига когда функции, сумматор фунхции и блок синхронизации.

Недостатком устройства-прототипа является сложность и большие аппаратурные затраты.

Для достижения поставленной цели в устройство для вычисления полиномиальной функции от аналогового аргумента. содержащее вычитатель, цифроаналоговый преобразователь, сумматор-вычитатель аргумента, приоритетный блок, группу nîðîговых элементов, нуль-орган. и блоков сдвига (где n — степень полинома), и сумматоров-вычитателей функции, шифратор и блок синхронизации, выход первой тактовой последовательности которого соединен с входом стробирования нуль-органа, выход второй тактовой последовательности блока синхронизации соединен с входами стробирования приоритетного блока. сумматора-вычитателя аргумента и первого сумматора-вычитателя функции, выходы с третьей по(-n+ 1)e тактовых последовательностей блока синхронизации соединены с входами стробирования соответственно с второго по ч-й сумматоров-вычитателей функции, аналоговый вход аргумента устройства соединен с первым входом вычитателя, выход которого соединен с информационным входом нуль-органа и входами пороговых элементов группы, выходы которых соединены с соответствующими информационными входами приоритетного блока, вйход которого соединен с входом шифра-. тора и информационным входом сумматора-вычитателя аргумента, выход которого соединен с выходом кода аргумента устройства и входом цифроаналогового преобразователя, выход котооого соединен с вторым входом вычитателя. выход нуль-органа соединен с входами управления режимом сумматора-вычитателя аргумента и всех сумматоров-вычитателей функции, выход шифратора соединен с входами управления сдвигом всех блоков сдвига, выходы с первого по п-й блоков сдвига соединены с информационными входами соответствующих сумматоров-вычитателей функции, выходы которых соединены с информационными входами соответственно со второго по и-й блоков сдвига и выходом кода функции устройства, дополнительно введены блок задания начальных значений и регистр, выход которого соединен с информационным входом первого блока сдвига. причем блок задания начальных значений содержит генератор импульсов, счетчик, группу элементов, счетчик, группу элементов И, регистр степени, первый и второй блоки памяти, блок умножения и коммутатор, причем вход запуска устройства соединен с первыми входами элементов И группы и входом запуска генератора импульсов, выход которого соединен со входами последовательного считывания первого и второго блоков памяти, управляющим входом коммутатора и счетным входом счетчика, информационный вход которого соединен с выходами элементов И группы, вторые входы которых соединены с выходами соответствующих разрядов регистра степени, выходы первого и второго блоков памяти соединены с соответствующими входами блока умножения, выход которого соединен с информационным входом коммутатора, выход которого соединен с входами начальной установки всех сумматоров-вычитателей функции и регистра, выход счетчика соединен с входом останова генератора импульсов и входом запуска блока синхронизации.

На чертеже приведена схема предлагаемого устройства.

Устройство для вычисления полиномиальной функции от аналогового аргумента содержит вычитатель 1, цифроаналоговый преобразователь 2, сумматор-вычитатель аргумента 3, приоритетный блок 4, rpynny 5 пороговых элементов. нуль орган 6, и блоков сдвига 7 (где п — степень полинома), и сумматоров-вычитателей функции 8, регистр 9, шифратор t0, блок синхронизации 11 и блок задания начальных значений 12, Блок 12 задания начальных значений содержит генератор 13 импульсов, счетчик

14. группу 15 элементов И, регистр 16 степени, первый 17 и второй 18 блоки памяти, блок 19 умножения и коммутатор 20.

Выход первой тактовой последовательности блока 11 синхронизации соединен с входом стробированиа нуль-органа 6, вь.ход второй тактовой последовательности блока

11 синхронизации соединен с входами стробирования приоритетного блока 4 сумматора-вычитателя 3 аргумента и первого сумматора-вычитателя 8 функции, выходы с третьего пр (n + 1)-ю тактовых последовательностей блока 11 "инхронизации соеди1737444

í HbI с входами стробирования соответственно с второго no n- и сумматоров-вычислителей 8 функции, аналоговый вход 22 аргумента устройства, соединен с первым входом вычитателя 1, выход ко орого соединен с информационным входом нуль-органа

6 и входами пороговых элементов 5 группы, выходы которых соединены с соответствующими информационным входами приоритетного блока 4, выход которого соединен с входом шифратора 10 и информационным входом сумматора-вычитателя 4 аргумента, выход которого соединен с выходом 23 кода аргумента устройства и входом цифроаналогового преобразователя 2, выход которого соединен с вторым входом вычитателя 1, выход нуль-органа 6 соединен с входами управления режимом сумматоравычитателя 3 аргумента и всех сумматороввычитателей 8 функции, выход шифратора

10 соединен с входами управления сдвигом всех блоков 7 сдвига. выходы с первого по и-й блоков 7 сдвига соединены с информационными входами соответствующих сумматоров-вычитателей 8 функции, выходы которых. соединены с информационными входами соответственно с второго по и-й блоков 7 сдвига и выходом 24 кода функции устройства. Выход регистра 9 соединен с информационным входом первого блока 7 сдвига, Вход 21 запуска устройства соединен с первыми входами элементов И группы 15 и входом запуска генератора 13 импульсов, выход которого соединен с входами последовательного считывания первого 17 и второго 18 блоков памяти, управляющим входом коммутатора 20 и счетным входом счетчика 14, информационный вход которого соединен с выходами элементов И группы 15, вторые входы которых соединены с выходами соответствующих разрядов регистра 16 степени, выходы первого 17 и второго 18 блоков памяти соединены с соответствующими входами блока 19 умножения, выход которого соединен с информационным входом коммутатора

20, выход которого соединен со входами начальной установки всех сумматоров-вычитателей 8 функций и регистра 9, выход счетчика 14 соединен с входом остановка генератора 13 импульсов и входом запуска блока 11 синхронизации.

Предлагаемое устройство работает следующим образом;

Для вычисления искомой полиномиальной функции у(х) = во + aux + а2х + ... + апх" г от входного аналогового сигнала х, который подается на аналоговый вход 22 аргумента устройства, перед .началом работы устройство устанавливается в исходное состояние, для которого обнуляются сумматор-вычитатель аргумента 3, сумматоры-в<.,>читатеп<< функции 8<, 82, ...,8«и регистр 9. Кроме того, в регистр степени 16 блока 12 задания на. чальных значений "-аносится степе><ь п полиномиэльной функции, а во второй блок 18 памяти блока 12 заносятся коэффициенты а< полиномиальной функции. Первый блок 17 памяти блока 12 содержит коэффициенты

k>(1 < i < п), предназначенные для вычисления кодов начальных значений y>(0) полино5

10 миальной функции, задаваемых затем в сумматоры-вычислители функции 8< и регистр 9 и обеспечивающих вычисление искомой полиномиальной функции в режиме

15 слежения за аналоговым значением аргумента х. Коэффициенты k< имеют следующий вид ko = 1, Ко=1; для (1

К< =, где С > — сочетание из и элементов по

Сп

i, которое определяется по формуле:

С вЂ” ni u n — 1" n — +Я

25 лей функции S< и регистра 9 (на схеме зти связи не показаны, чтобы не загромождать чертеж, при этом для занесения у;(О) может использоваться сигнал с выхода счетчика

При подаче сигнала на вход 21 запуска устройства значение степени и полиномиальной функции заносится в обратном коде с выхода регистра степени 16 через группу

15 элементов И, в счетчик 14 и запускается генератор 13 импульсов, сигналы с выхода которого поступают на управляющие входы блоков первого 17 и второго 18 памяти и производят считывание попарно коэффициентов k< и а (О l л), которые поступают на входы блока 19 умножения на выходе которого формируются последовательно коды произведений k> аь которые являются начальными значениями y>(0) для заданной функции у, Эти значения у (О) поступают на вход коммутатора 20, где они под управлением сигналов от генератора импульсов 13 выдаются на соответствующие i-е выходы блока 12 задания начальных значений, Начальные значения функции уп-<(0) (для

n < i < 1) поступают на входы начальной установки сумматоров-вычитателей функции 8, а значение у (0) — на входы регистоа

9 и заносятся в, эти сумматоры-вычитатели функции 8< и регистр 9 либо последовательно по времени, либо по одному стробирующему сигналу начальной установки (в этом случае значения y<(0) вначале записываются на выходные регистры коммутатора 20), поступающему на стробирующие входы начальной установки сумматоров-вь<читате1737444

20

14. После вычисления всех значений yi(0) (О < n) на вход счетчика 14 поступает (и +

+1) импульс. этот счетчик 14 Вырабатывает сигнал переполнения, который прекращает рабату генератора импульсов 13 и поступает с выхода счетчика 14 на вход блока 11 синхронизации. На этом этап предварительных вычислений значений функции yi(0) заканчивается и начинается работа устройства в реальном времени по вычислению значений полиномиальной функции в режиме слежения за аналоговым сигналом х.

Вычитатель 1 определяет разность Аи между входным сигналом х на аналоговом устройстве 22 и напряжением обратной связи с выхода цифроаналогового преобразователя 2. в которое преобразуется код сумматора-вычитателя 3. Напряжение рассогласования прикладывается к входу нульоргана 6, который определяет его знак, и входам группы 5 пороговых элементов, которые срабатывают при достижении напряжением разности Л и порогов, на которые настроены пороговые элементы по двоичному закону; 1, 2, 4, ..., 2, ..., 2 условные единиц, равных весу младшего разряда 2" (где m — количество элементов в группе 5 и количество разрядов В сумматоре-вычитателе аргумента 3). При подаче сигнала с выхода счетчика 14 блока 12 на вход запуска .блока 11 синхронизации он формирует импульсы тактовой последовательности на своих выходах, По первому импульсу на выходе первой тактовой последовательности блока 11 синхронизации нуль-орган 6 фиксирует знак напряжения рассогласований, а приоритетный блок 4 Выделяет старший иэ сработавших пороговых элементов группы 5. В следующий момент времени тактовый импульс проходит с выхода второй тактовой последовательности блока 11 синхронизации на стробирующий вход сумматора-вычитателя 3 аргумента и сумматоравычитателя 81 функции, этот же тактовый импульс проходит также на стробирующие

ВХОДЫ СУММатОРОВ ВЫЧИтатЕЛай 82, 8З, ..., 8п, настраивая эти сумматоры-Вычитатели на выполнение операции сложения или вычитания, В зависимости от знака напряжения рассогласования Ь и. Коды с Выхода приоритетного блока 4 представляют собой приращение входного сигнала Лх - 2 ", округленные до значения кратного степени двойки, эти коды добавляются (В соответствии со знаком на выходе нуль-органа б, сумматор-вычитатель 3 аргумента настраивается на сложение или вычитание по входу управления режимов, В сумматоре-вычитателе 3 аргумента формируется цифровой

КОД Хе+1 = Хе + Л Х ВХОДНОГО ВНВЛОГОВОГО сигнала х В режиме слежения эа этим сигналом, Шифратор 10 осуществляет шифрацию позиционного двоичного кода приращения

В код номера разряда (k), в котором находится единица, Этот код поступает на входы блоков 71, 72, „;, 7п сдвига. В этом же такте осуществляется добавление к содержимому сумматоров-вычитателей 8i функции (для = 2, 3, ..., п) кодов из предыдущих сумматоров-вычитателей функции Si 1, умноженных на приращение Л х, Вначале, в сумматорах-вычислителях 81, 82, ..., 8», ..., 8n содержатся соответственно коды значений

an-1 an-2 2

Уп-1 = yn-2 =; )...,, т» и (и — 1

an — 1 12... — 1) ап — 1 и (и — 1)...(п — + 1) уо = ao, а в регистре 9 — код значения у, = ап, при этом начальные значения yi(0) для (О < n) обозначены как уь Начальное значение

КОда арГуМЕНта Хе = ХО = 0 СОдЕржИтСя В сумматоре-вычитателе 3 аргумента. В первом сумматоре-вычитателе 81 функции, в котором в дальнейшем формируется цИфрОВОй КОд уГ 1+ уп Х ВХОДНОГО СИГНаЛа Х, к концу этого такта получается значение коДа уп-1 + уп Xe + уп Л Х = yn-1 + yn Хе+1, ВО втором сумматоре-вычитателе 82 функции, в котором в дальнейшем формируется цифроВой код .уп-2 + 2yn-1x + уп х2 к концу этОГО таКта ПОЛуЧаЕтСя ЗНаЧЕНИЕ Када (yn-2 + 2уп-1

Xe+ yn Хе ) + Уп 1 Ьх + УпХе Ь Х, СООТВЕТСТвенно в »-м сумматоре-вычитателе функции 81, в котором в дальнейшем фООМИруЕТСя цИфрОВОй КОд yi - С» yn1 +

+С» уп-»+1Х+ Ci уп-i+2X + ... + Ciynx (ГдЕ Ci! =

2 2 j 1, Ci = С = 1 — биномиальные

) »(» — ))! коэффициенты, определяемые из так назы-ваемого треугольника Паскаля) к концу этого такта получится код

» — 1 2 (Уп-i+ »Уп-i+1Xe + Уп-i+2Xe + ." . 2

+ упХе) + (уп-I+1 + (! - 1)уп+2хе +

+упхе ) Ьх.

При этом умножение кодов yi на приращение Л х - 2 производится путем сдвига на блоках сдвига 7 кода yi íà k разрядов вправо. К концу этого. такта во втором сумматоре-вычитателе функции 82 формируется код (yn-2+ 2уп-1Xe+ УпХ е)+ Уп-1Ь(+

2 упХе Ь Х + yn-1 Л Х + УпЛ Х Л Х, т.е; новое значение кода уп-2 + 2Уп-1Хе+1 + Уп Х е+1, 2

1737444

10 путем добавления из сумматора-вычитателя что при fr< - 10 МГц, n - 10 составляет

ФУНКЦИИ 81 КОДа (yn-1+ УпХе+ У > Х), УМНОжЕН- 1 1060,5 ного на приращение х на блоке сдвига 72. 1 макс — — 8 50 кГц, 11-8,28

Аналогично в 1-ом сумматоре-вычитателе 8i что позволяет использовать устройство в сик содержащемуся в нем коду

1 стемах реа н г стемах реального времени. (уп-1+ уп-I+1 Iõå+ " + yn>g)+ (Уп-1+1+

+ yn I+2 (l-1) Хе + ... + ynx Л Х добавляется из предыдущего сумматора- © o p м y n a ормула изооретения

° вычитателя SI-1 функции код

")" " 0%

Устройство для вычисления полиноми(уп-I+I + yn-1+2(1-1)хе + ", + V Xe у+

{1- > у

10 альной функции от аналогового аргумента.

+ (yn-I+2 + уп-1+3 Хе +УпХ(содержащее вычитатель, цифроаналоговый

Умноженный с помоЩью блока 71 сДвига на преобразова и прео разователь, сумматор-вычитатель приращение Л х, то есть формируется код аргумента; приоритетный блок, группу по2 роговых элементов, нуль-орган, п блоков

5 сдвига (где и — степень пол 1нома), п сум((-2) (1Л

+ уп-1+2(1-1)хг+ ... + Упхе ) Ax+ маторов-вычитателей функции, шифратор и (у - у - (2) ". Уп е 1) Ь (yn-1+2+ уп-1+3(2)xe+ ". + nxe т) Ьх. блок синхронизации; выход первой тактовой последовательности которого соединен

В следУющем такте noR УпРавлением с входом стробирования нуль-органа, выимпульса с выхода третьей тактовой после- 20 ход в-орой тактовой после о довательности блока 11 синхронизации к блока синхронизации с лока синхронизации соединен с входами

- содеРжимомУ сУмматоРов-вычитателей 81 .стробирования приори .стро ирования приоритетного блока, сумфункции добавляются коды из предыдущих сумматоров-вычитателей 81-1 функции, ум- сумматора-вычитателя функций, выходы с третьей по (и+ )-ю тактовых последовательноженные на приращение Ь х с помощью 25 третьей по(п+1)-ютак о блоков сдвига 71. ностей блока синхронизации соединены с

Iàêèì образом, в третьем сумматоре- входами стробирования соответственно с вычитателе 8з функции (l = 3) формируется код

-з+3 х+ + хг+ + функции, аналоговый вход аргумента устУп-3+ Зуп-2Хе+1+ 3уп-1Х е+1+ Упк Е+1 ° 30 РОйСтВа СОЕДИНЕН С ПЕРВЫМ ВХОДОМ ВЫЧИтаЕсли в устройстве содержится три сум- теля выход которо о матора-вычитателя 8 функции и реализуетсЯ информационным ин ормационным входом нуль-органа и полиномиальная функция третьей степе- входами пороговых элементов группы выхони, то на данном такте в сумматоре-вычитате- ды которых соединены с соответствующими ле 83 функции получается искомая функция 35 информационными входами и и у(х) =ap+а1х+a2x +азх . Так как уп-3=ао, блока, выход которого соединен с входом у -г = —. Уп-1 = — у = а3 а1 а2 шифратора и информационным входом сум3 3 матора-вычитателя аргумента, выход котоНа следующих шагах устройство рабо- рого соединен с выходом кода аргумента тает аналогично, так что в сумматоре-вычи- 40 устройства и входом цифроаналогового тателе 8п фУнкции — текУщий код полинома пРеобРазователЯ, выход котоРого соедиу(х) в следящем режиме за аналоговым сиг- нен с вторым входом вычитателя, выход налом х, поступающим на аналоговый вход нуль-органа соединен с входами управле22 устройства. При этом приращения Лх на ния режимом сумматора-вычитателя эргдо шаге могут существенно превосхо- мента и всех сумматоров-вычитателей

- 45 дить значения младшего Разряда 2 и уве- функции, выход шифратора соединен с вхоличиваться вплоть до старшего разряда дами управления сдвигом всех блоков сдви21, такие приращения обрабатываются в га, выход с первого по и-й блоков сдвига предлагаемом устройстве также за (и + 1) соединены с информационными входами так гов, 50 соответствующих сумматоров-вычитателей

Максимальная частота сигналов, обра- функции, выходы которых соединены с инбатываемых в следящем режиме устройст- формационными входами соответственно вом, затрачивающим на каждом шаге (и+ 1) со второго по п-й блоков сдвига и выходом такта, определяется выражением вида: кода функции устройства, о т л и ч а ю щ е еттн

55 с я тем, что, с целью упрощения устройства, макс, Гц), (n+1) 2л оно содержит блок задания начальных знагде fò — частота следОваниЯ тактсвых им- чений и Регистр, выход которого соединен с пульсов; информационным входом первого блока

-1 — вес старшего значащего разряда, сдвига, причем блокзадания начальныхзна1737444

Составитель Л. Козлов

Редактор Л. Пчолинская Техред М.Моргентвл Корректор C. Черни

Заказ .1892 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113036, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 чений соцержит генератор импульсов, счетчик, группу элементов И. регистр степени, первый и второй блоки памяти, блок умножения и коммутатор, причем вход запуска устройства соединен с первыми входами элементов И группы и входом запуска генератора импульсов, выход которого соединен с входами последовательного считывания nepsom и второго блоков памяти, управляющим входом коммутатора и счетным входом счетчика, информационный вход которого соединен с выходами элементов И группы, вторые входы которых соединены с выходами соответствукнцих разрядов регистра сте-. пени, выходы первого и второго блоков памяти соединены с соответствующими

5 входами блока умножения, выход которого соединен с информационным входом коммутатора, выход которого соединен. с входами начальной установки всех сумматоров-вычитателей функции и регистра, выход

10 счетчика соединен с входом остэнова генератора .импульсов и входом запуска блока синхронизации.