Устройство для записи и воспроизведения цифровой информации

 

Изобретение относится к области приборостроения и может быть использовано при построении долговременных запоминающих устройств на подвижном носителе, а также при передаче и еме информации. Целью изобретения является упрощение устройства. Сущность изобретения : устройство для .записи и воспроизведения цифровой информации содержит 1 магнитный напЪлнитель 1, 2 блока 2, 7 преобразования кодов, 1 блок 3 управления, формирователь 4 контрольного разряда, 1 формирователь 5 признаков ошибок, 1 блок 6 сумматоров по нулю два, 2 мультиплексора 8,9, 1 шифратор 10, t сумматор 11,1 блок 12 памяти, 1 регистр 13, 1 блок 14 элементов И, 1 блок 15 элементов ИЛИ-НЕ. 1-2-8-4-5-14-15- 12, 1-3-1, 2-9-12-13--6-9, 3-8, 3-9, 3-Ю, 3-12, 3-13., 3-11. 6 ил. § (Л

союз соаетсних

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН р1)5 С 11 В .5/09

1Ц (J g.(„

Г

lf +>

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Х

5

15 3

1 г 6 !1

2

1 г

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯ14

IlpH Гннт сссР

К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ! (21) 4832912/1О (22) 29.05 90 (46) 23.06.92_#_ Бюл. N 23 (71) Научно-исследовательский инсти- тут автоматики и приборостроения (72) А.К. Смирнов (53) 681.846(088.8) (%) .Титце У. и др. Полупроводнико-, вая схемотехника. - М.: Мир, 19, 1982 с. 435-438.

Галлагер Р. Теория информации и надежная связь, - М.: Советское радио, 1974, с. 317-319. (4) УСТРОЙСТВО ДЛЯ ЗАПИСИ И ВОСПРОИЗВЕДЕНИЯ ЦИФРОВОЙ ИНФОРМАЦИИ (57) Изобретение относится к области

1риборостроения и может быть исполь„„SU„„1742856 А 1

2 зовано при построении долговременных запоминающих устройств на подвижном носителе, а также при передаче и приеме информации. Целью изобретения является упрощение устройства. Сущность изобретения : устройство для,записи и воспроизведения цифровой информации содержит 1 магнитный налолнитель

1, 2 блока 2, 7 преобразования кодов, 1 блок 3 управления,1 формирователь

4 контрольного разряда, формирователь 5 признаков ошибок, l блок 6 сумматоров по нулю два, 2 мультиплексора 8,9, шифратор 10, 1 сумматор 11, 1 блок 12 памяти, 1 регистр

13, 1 блок 14 элементов И, 1 блок a

15 элементов ИЛИ-HE. 1-2-8-4-)-14-1512, 1-3-1, 2-9-12-13-,6-9, 3-8, 3-9, 3-10, 3-12, 3-13, 3-11. 6 ил.

8 6

50

3 1742

Изобретение относится к приЬоростроению и может быть использовано, для построения долговременных запоминающих устройств на подвижном носителе, а так>не при передаче и приеме ин Формации.

Целью изобретения является упрощение устройства путем упрощения формирователя признаков ошибок при воспроизведении, Сущность изобретения состоит в формировании при записи контрольных разрядов и размещении каждого контрольного разряда после группы из ()-1) информационных разрядов. При воспроизведении контрольные разряды Формируются так же, как и при записи, и сравниваются с воспроизведенными контрольны.ми разрядами. Несравнение соответствующих контрольных разрядов сигнализирует о наличии ошибок в определен" ной части информации. Номер дефектного информационного разряда определяется по расстоянию между соседними не= совпавшими контрольными разрядами.

На фиг. 1 представлена структурная схема устройства; на Фиг. 2 c.tpyK турная схема формирователя контрольного разряда для ) = 5„ на фиг. 3 структурная схема формирователя признаков ошиЬок для 9 = 5„ на фиг. 4 структурная схема блока управления; на фиг. 5 - циклограмма работы устройства в режиме записи информации в накопитейь; фиг, 6 - циклограмма раЬоты уст рой ст ва в рен<име воспроиз ведения.

Устройство для записи и воспроизведения цифровой информации (Фиг ° 1) содер>нит магнитный накопитель 1, первый блок 2 преобразования кодов, блок 3 управления, формирователь 4 контрольного разряда, формирователь 5 признакоз ошибок, блок 6 сумматоров по модулю два, второй блок 7 преобразования кодов, мультиплексоры 8 и 9, шифратор

10, сумматор 11, блок 12 памяти, регистр 13, Ьлок 14 элементов И, блок

15 элементов ИЛИ-HE.

Блок 2 предназначен для преобразования последовательного кода в параллельный и выполнен в виде двух регистров 16 и 17. Блок 7 предназначен для преобразования параллельного кода в последовательный и может быть выполнен в виде элемента И-ИЛИ. Формирователь 4 контрольного разряда для

5 (фиг. 2) содержит регистры 18-25 и сумматоры 26-32 по модулю два.

Для исправления пакета ошибок из

К) разрядов регистры i9, 21, 23 и

24 должны содержать К разрядов, ре5 гистр 18 - К+3 разрядов, регистр

20 - K+2 разрядов, регистр 22 - К+1 разрядов, регистр 25 - 2К+3 разрядов.

Форм и рова тель 5 при зна ко в оыи бок для = 5 (фиг. 3) содержит сумматоры

33-40 по модулю два, триггеры 41-43, регистр 44, элементы И 45-48. При этом регистр 44 должен содержать K разрядов.

Блок 3 управления (фиг. 4) содержит генератор 49 импульсов, счетчики

50 и 51 импульсов, триггеры 52-56, дешифраторы 57, 58, регистрь1 59, 60, элементы И 61-65, элементы ИЛИ 66-71, элементы ИЛИ-НЕ 72 и 73, инверторы

20 74,70, элемент 76 задержки, а также ключи 77 и 78, триггеры 79 и 80, элементы ИЛИ 81-83, элемент И 84. Выходы элемента ИЛИ-НЕ 73, инвертора 74, инвертора 75, элемента И O 1, элемен25 та ИЛИ 70, триггера 53, четвертого выхода регистра 60, элемента ИЛИ 71, элемента И 65, элемента ИЛИ-НЕ 72 являются выходами с первого по десятый соответственно блока 3 управления °

Устройство работает следующим образом, В начале каждого режима все блоки ,устройства сЬрасываются в "У (на фиг. 1-3 не показано). На первом вы ходе генератора 49 выраЬатывается непрерывная последовательность импульсов (Фиг. 5а), В режиме записи информации на первом управляющем выходе на. копителя 1 формируется импульс (фиг, 56), например, при нахождении

®О заданной зоны. Этим импульсом уста" навливаются в "1" триггеры 52 и 53 которые разрешают работу счетчика 50 и регистра 59, и сорасывается в "0" счетчик 51. При определенном .коде счетчика 50, соответствующем интервалу от нахождения зоны до начала ин" формации, на первом выходе дешифра" тора 57 Формируется импульс (фиг. 5в), который следующим импульсом генератора 49 записывается в регистр 59. При этом триггер 52 (Фиг. 5г) и счетчик

50 сЬрасываются в "0", разрешается работа счетчика 51.

Еди нич ный си г нал прод в ига ет ся вдоль регистра 59 и íà его выходах последовательно формируются сигналы (Фиг. 5д, е, ж, з, и) длительностью в период Тг выходных импульсов гене1742856 ратора 49. Ьлок 12 памяти (микросхе- После записи заданного массива инма Я7РУЬ) находится в режиме воспро- формации с учетом защитного промежут" изведения, поскольку на его управляю" ка с контрольными Разрядами, следующещий вход поступает единичный сигнал с > го после окончания массива, сраЬатыва\

| выхода элемента 72, Импульс с первого . ет дешифратор 5Ь,и его сигнал устанаввыхода регистра Я проходит через эле,- ливает в "0" триггеры 53 и Ч. Про.мент 70, элементы ИЛИ-НЕ блока 15 и: .. цесс записи заканчивается. При запипоступает на входы разрешения си инфоРмации блоки 2,3,6,9, l0,11, (фиг. 5м) элементов памяти блока 15.: 10 14 и 15ирегистр 60.не работают.

По этим импульсам из Ьлока 15 восйро- В. режиме воспроизведения информаизводится информация, которая по зад- чии на втором управляющем выходе наним фронтам аналогичных импульсов, копителя 1 формируется импульс сформированных элементом ./3, записыва- (фиг. 6э), например, при нахождении зается в регистр 13 параллельным кодом. 15 данной зоны. Этим импульсом УстанавлиВ этом режиме шифратор 10.не работа- вэются в "1".:триггеры 2 и Я, котоет. Поэтому выходные коды адресов рые разрешают. работу счетчика 0 и ревсех сумматоров блока 11 соответству- гистра 60, а счетчик 51 сбрасывается ют выходному коду счетчика 51. в "0". При определенном коде счетчика

Выходной код регистра 13 через. 20 50, соответствующем интервалу от намультиплексор 8 поступает на входы хождения зоны до начала следования формирователя 4, где формируются зна" информации при: воспроизведении, на чения контрольных разрядов путем сум- втором выходе дешйфратора р7 формирумирования в сумматорах 26-32 текущих ется импульс (Фиг. 66), который перинформационных разрядов с промежуточ- 25 вым воспроизведенным тактовым импульными значениями контрольного разряда. сом (Фиг. -6r). записывается в первый .Промежуточные значения, полученные в Разряд регистра 60, триггер 52 результате суммирования в каждом так- (Фиг. 6в) и счетчик 50 сбрасываются те, записываются в регистрах 18-25. в "0", разрешается работа счетчика Я .

Окончательно сформированные контроль- З0 Единичный сигнал продвигается вдоль ные разряды оЬразуются на выходе ре- Регистра 60 и íà его выходах последогистра,25, которые поступают на ин- : вательно формируются сигналы длительформационный вход элемента И-ИЛИ. 7. ностью в период Т .выходных тактовых Информационные разряды, подлежащие импульсов накопителя 1. Сигналы с втозаписи, поступают на остальные инфор- .poto по пятый выходов регистра 60 мационные входы элемента И-ИЛИ 7 с З5 представлены на фиг. 6д, е, ж, з. выходов регистра 13. На элементе 7 ИнФормация, поступающая из накопи" производится преоЬразование парал- теля 1 последовательным кодом, запилельного кода в последовательный пу" сывается в регистре 16 и по заданному тем подключения соответствующих Ин- фронту сигнала с пятого выхода реформационных и контрольного разрядов гистра 60 (Фиг. 6з) переписывается па10 к выходу элемента 7 управляющими сйг-, раллельным кодом в регистр 17. Выходналами с выходов регистра 59 (фиг. д, . ной код регистра 17 через мультиплеке,ж,з,и) . Счетчик 51 адреса. срабаты- сор 9 поступает на информационные вает по заднему фронту сигнала с вто-. входы блока 12 и записывается выходрого выхода регистра 59 (фиг. 5к) .. ным импульсом, сформированным элемен.Цикличность работы регистра 59 обес- том И 63 (Фиг. 6л) и поступающи на

1печинается путем записи сигнала с пя входы РазРешениЯ Ьлока 12 чеРез элего выхода регистра 59 через ключ мент ИЛИ 70 и элементы ИЛИ-НЕ блока

77 и элемент 67 на вход этого же ре- 15, по адРесу, соответствующему коду: гистра. счетчика 51.

1риггер 4 устанавливается в и1п В Режиме воспРоизведениЯ инфоРма" и открыва ет элемент И 6 1 . Сдвинутые . ц N мультиплексор 8 0TKPblT. нулевым вые bcti ieHepaTopa 49 wepe3 С лом с выхоДа тригге элемент И ь1 поступают на тактовый . жд ниЯ выходного кода РЕгистра 17. вход магнитного накопителя (фиг. 5л).

55 Информационные аз ц онные разряды с выходов ðåл, ° гистра 17 поступают на входы ФормиСмена выходных сигналов элемента 7> рователя 4, котор й.формирует контроль" поступающих на информационный вход наные разряды аналогично режиму записи. копителя.1, представлена на фиг.: н, Сформированные контрольные Разряды в

1 74285 формирователе 4 и воспроизведенные контрольные разряды с выхода регистра

17, поступают на входы сумматора 33 формирователя 5 признаков ошибок. При несовпадении Соответствующих конт рольных разрядов сумматор 33 вырабатывает единичный сигнал признака ошибки. Наличие каждой ошибки в допустимом пакете ошибок приводит к Формиро- 1р ванию двух признаков ошибок, расстоя" ние между которыми в числе разрядов (тактов) однозначно определяет местоположение дефектного разряда.

Контроль совпадения признаков оши" бок по расстоянию между ними осуществляется элементами 45-46, Единичный сигнал на выходе ка>ндого из этих элементов является сигналом коррекции соответствующего разряда информации. 20

При этом дальнейшее продвижение приз" наков ошибок, вызвавших сигнал коррекции, блокируется с помощью сумматоров по модула два, к входам которых подключен выход соответствующего д элемента И формирователя 5. При нали" чии единичного сигнала коррекции с выходов формирователя 5 из блока 12 воспроизводится информация по соответствующему адресу и записывается в регистр 12,. В Ьлоке 6 производится коррекция воспроизведенной информации. Скорректированная информация через мультиплексор 9 поступает на информационные входы блока 12 и за35 писыввется по тому же адресу. Изменение адресов блока 12 для воспроизведения и записи скорректированной информации производится с помощью шифратора 10 и блока 11 сумматоров.

По сигналу элемента 71 (Фиг, 6и) шифратор 10 вырабатывает коды смещения адресов, постоянные для каждого из элементов памяти блока 12. Выходные.коды шифратора 10 суммируются

41 в блоке 11 с кодом счетчика 51 и поступают на адресные входы блока 12.

На элементах И блока 14 осуществляется совпадение выходных импульсов элемента 65 (Фиг, Ьк) с признаками ошиЬок с выходов формирователя ) Выходные импульсы Ьлока 14 через элементы ИЛИ-HF блока 15 поступают на входы разрешения блока 12 ° На входы управления записью-воспроизведением блока 12 поступают выходные сигналы

55 элемента 72 (фиг. 6м) . Воспроизведенная из блока 12 информация записывается в регистр 13 по заднему фронту вы6 8 ходного сигнала элемента 73 (фиг.бн), На время записи в блок 12 скорректи- . рованной в блоке 6 информации мультиплексор 9 коммутируется сигналом с четвертого выхода регистра 60 (фиг. 6ж).

Импульсы для формирования сигналов разрешения блока 12 образуются из вы» ходных тактовых импульсов накопителя

1 путем задержки на элементе 76. Цикличность формирования сигналов управления при воспроизведении обеспечивается передачей сигнала с пятого выхода регистра 60 на его информационный вход первого разряда через элемент

68 и ключ 78.

Задним фронтом первого импульса с пятого выхода регистра 60 триггер 56 устанавливается в "1". Второй и последующие импульсы с пятого выхода регистра 60 проходят через элементы 62 и 69 и по заднему фронту производят изменение состояния счетчика 51 адреса (фиг. 6р). Ilo достижении заданного кода в счетчи:<е 51 срабатывает дешифратор 58, триггер 55 и регистр

60 обнуляются. Воспроизведение информации из накопителя 1 и запись скорректированной информации в блок 12 заканчиваются. В режиме воспроизведения блок 7 и регистр 59 не работают и на их выходах нулевые сигналы.

При записи информации из блока 12 памяти в ЦВК и ЦВК поступает сигнал начала записи, по которому триггеры

52 и 79 устанавливаются в "1",. Ключ

77 подключает вход регистра 59 к его четвертому выходу.

При нулевом сигнале на управляющем входе мультиплексора 8 его выходы подключаются к выходам регистра 17, Поскольку с выходов накопителя 1 сигналы .отсутствуют, на входы формирователей ч и 5 и на соответствующий информаци" онный вход блока 7 с выхода формирователя 4 поступают нулевые сигналы. Устройство работает с цикличностью в четыре такта регистра Я. Аналогично режиму записи информации в накопитель из блока 12 в ка>ндом цикле выбирается код по последовательно изменяющимся адресам в счетчике 51 и записывается в регистр 13. На элементе И-ИЛИ 7 про изводится преобразование четырехразрядного параллельного кода регистра

13 в последовательный. Элемент 84 формирует тактовые импульсы, Выходы элементов 7 и 84 и подключены соответственно к информационному и тактовому

1742856 входам ЦВК. При достижении кодом счетчика 51 значения адреса конца информации дешифратор 58 вырабатываетимпульс, по которому триггер 79 и.все устройство сбрасываются в исходное сос.тояние.

При записи информации в блок 12 из цВК поступает импульс, по которому триггеры 52 и 80 устанавливаются в 10 единичное состояние. Ключ 78 подключает выход элемента 68 к входу второго разряда регистра 60, с которого снима ется запрет работы через элемент 82.На управляющий вход мультиплексора 9 пос- 15 тупает сигнал (фиг. бж), а на управля" ющий вход блока 12 сигнал с выхода элемента 72 (фиг. бм).

При подключении ЦВК параллельно накопителю 1 на информационный вход ре" гистра 16 с выхода ЦВК поступает последовательный код, который продвига" ется вдоль регистра 16 по выходным, тактовым импульсам ЦВК. Устройство ра" ботает с цикличностью в четыре такта регистра 60. Аналогично режиму воспроизведения информации из накопителя 1 выходные импульсы элемента 63 (фиг.бл}. через элемент 70 и элементы ИЛИ-HE

Ьлока 15 поступают на входы. разреше- 30 ния блока 12 и записывают параллель- ным кодом в Ьлок 12 выходной код ре-— гистра 17. Поскольку нулевым выходным сигналом триггера 55 элемент 65 закрыт, то импульсы разрешения воспро- 35 изведения и записи скорректированной информации (фиг. бк) в этом режиме не формируются.В результате в каждом цикле из ЦВК в. блок 12 записываются четыре разряда информации по последо- gp вательно изменяющимся адресам счетчика 51. По достижению кодом счетчика

51 значения адреса конца информации дешифратор 58 вырабатывает импульс,. по которому триггер 80 и все устрой" ство сбрасывается в исходное состояние.

Максимальный код смещения адреса корректируемой информации по сравнению с текущим кодом счетчика 51 в первом канале блока 12 и состаляет в общем случае (4-2) (1+1)

N = (24-1)K+ — — —.-- — — разрядов, 1 2

В остальных каналах код смещения адреса корректируемой информации уменьшается по сравнению с первым кЭналом на число разрядов

ЬИ =2К+ -З; ДИ =4K+2) -7;

$ N -6К+З -121 Q N = 8К + 4 - 18.

При 3 =--5 шифратор 10 должен формировать следующие коды смещения адресов в каналах: N 9K+9 М =7K+7

Э ЯN =5K+6; N =3K+6 °

Устройство исправляет пакеты ошибок длиной К разрядов при гарантированном промежутке между дефектными

- пакетами не менее

) (-1) . И = K)(23-1)+ --"-.-- - 1 разрядов.

При g =5 И =45К+49 разрядов.

При реализации блока. 3 управления совокупность элементов 57,58, 61-65, 67-75, 77,78 и 84 может быть выполнена в виде постоянногозапоминающего устройст ва . 11ри совместной работе накопителя

1 и ЦВК их одноименные выходы,подключенные к входам регистра 16,объединяются с помощью элементов ИЛИ, а выход элемента 7 подключается одновременно к информационному входу накопителя 1 и ЦВК..Наличие тактовых импульсов на выходе элемента 61 или 84.свидетельствует о поступлении информации в накопитель или ЦВК соответственно.

Таким образом, устройство позволяет принимать информацию из ЦВК в блок 12 памяти, записывать. информацию (с одновременным формированием контрольных разрядов) из Ьлока 12 памяти:в магнитный накопитель, принимать информацию, из магнитного накопителя в блок 12 памяти с одновременной коррекцией дефектных разрядов, передавать информацию из блока 12 в ЦВК. При этом Ьлок 12 может Ьыть использован в качестве дополнительной памяти ЦВК без обращения к магнитному накопителю. В результате расширяются функциональные возможности предлагаемого устройства bio сравнению с известным.

Упрощение устройства обеспечивается. путем использования одного и того же формирователя контрольных разрядов как в режиме записи, так и в режиме воспроизведения для коррекции дефектных разрядов без изменения корректирующих возможностей по сравнению с известным, ф о р и у л э изобретения

Устройство для записи и воспроизведения цифровой информации, содержащее

11

1742856 магнитный накопитель, информационный и тактовый выходы которого подключены соответственно к информационному ипервому тактовому входу первого блока преобразования кодов, формирователь признаков ошиЬок, выходы которого подключены к одной группе входов блока сумматоров по модулю два, выход формирователя контрольного разряда подключен к одному входу второго блока преобразования кодов, выход которого подключен к информационному входу

Магнитного накопителя, тактовый, первый и второ" управляющие выходы магнитного накопителя подключены соответственно к первому, второму и третьему входам блока управления, первая группа выходов которого подключена к группе. управляющих входов второго ро блока преобразования кодов, выходы с первого по четвертый блока управления подключены к управляющим входам соот ветственно формирователя контрольного разряда, фоомирователя признаков ошибок, второму тактовому входу первого блока преобразования кодов и тактовому входу магнитного накопителя, о.тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены первый и вторрй мультиплексоры, шифратор, сумматор, блок памяти, регистр, блок элементов И и блок элементов

ИЛИ-НЕ, выходы первого блока преобразования кодов подключены к первой группе. входов первого и второго муль- 35 типлексоров, группа выходов первого мультиплексора подключена к информационным входам формирователя контрольного разряда, выход которого и один выход первого мул ьтипле ксор а подключены к информационным входам формирователя признаков ошибок, выходы которого подключены к первой группе входов блока элементов И, выходы блока элементов И подключены к первой группе входов блока элементов ИЛИ-kE, выходы которого подключены к первой группе управляющих входов блока памяти, выходы шифратора йодключены к первой группе входов сумматора, выходы сумматора подключены к адресным входам блока памяти, выходы которого подключены к информационным входам регистра, выходы регистра подключены к другой группе входов блока сумматоров по модулю два, выходы которого подключены к второй группе входов второго мультиплексора, выходы второго мультиплексора подключены к информационным входам блока памяти, выходы регистра и общая шина подключены к второй группе входов первого мультиплексора,. выходы регистра подключены к второй группе входов второго блока преобразования кодов, первый и с пятого по десятый выходы блока управления подключены соответственно к тактовому входу регистра, группе инфор" мационных входов блока элементов

ИЛИ-НЕ, управляющему входу первого мультиплексора, управляющему входу второго мультиплексора, входу шифратора, второй группе входов Ьлока элементов И и к,второй группе управляющих входов блока памяти, а вторая группа выходов блока управления подключена к второй группе входов сумматора.

> 742856

1742856

S < в 34 Фиос.l 7 IJ p II Ip.à в Ptl ивк

/(осЛ

Ф г в

Ф

II и

l ч и

Фиг. 5

Ю

d с в и с

N и

Фиг.б

Составитель А. Смирнов

Техред Л.Олийнык

Kop0eKtop М Ьамборская

Редактор И.Шулла

Ю Ь

Заказ 2288 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушекая наб., д. 4/5

Производственно-издательский комбинат "Патент", гс Ужгород, ул. Гагарина, 101