Драйвер

 

Изобретение относится к импульсной технике, а также к радиоизмерительной технике и может быть использовано в автоматизированных измерительных системах в качестве источника стимулирующих воздействий и регулируемых импульсных сигналов . Целью изобретения является снижение потребляемой мощности при одновременном сохранении быстродействия. Драйвер содержит каскады 1 и 2 управления длительностью фронта и спада выходного сигнала, первую и вторую схемы 3 и 4 смещения уровней напряжения сигналов управления, первую и вторую схемы 5 и 6 смещения уровней напряжения сигналов управления третьим состоянием, каскады 7 и 8 формирования фронта и среза выходного сигнала, каскады 9 и 10 отключения высокого уровня и низкого уровня, схему 11 смещения и отключения , пороговые устройства 12 и 13 высокого и низкого уровней, пороговые устройства 14 и 15 отключения высокого и низкого уровней, первый и второй выходные каскады 16 и 17. первое и второе устройства 18 и 19 обратной связи, первое и второе устройства 20 и 21 отключения. Введение первого и второго каскадов 22, 23 отключения позволяет снизить общую мощность, а т.к. величины токов заряда и разряда I и I узлов в режимах отключения третьего состояния и включения третьего состояния не изменяются, то высокое быстродействие сохраняется. 2 ил. -N XI со оо Фп1 ///

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з Н 03 К 5/01, 5/12

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ .

1 (21) 4778726/21 (22) 05.01.90 (46) 30.06.92. Бюл. гв 24 (71) Нижегородский научно-исследовательский приборостроительный институт (72) В. А, Колпиков и Е. А, Лепин (53) 621.374(088.8)

956) Авторское свидетельство СССР

М 1347170, кл. Н 03 К 5/01, 1986.

Патент США М 4507576, кл. Н 03 К 5/12, Н 03 К 19/92, 1985. (54) ДРАЙВЕР (57) Изобретение относится к импульсной технике, а также к радиоизмерительной технике и может быть использовано в автоматизированных измерительных системах в качестве источника стимулирующих воздействий и регулируемых импульсных сигналов. Целью изобретения является снижение потребляемой мощности при одновременном сохранении быстродействия. Драйвер содержит каскады 1 и 2 управления длитель„„5U 1744788 А1 ностью фронта и спада выходного сигнала, первую и вторую схемы 3 и 4 смещения уровней напряжения сигналов управления, первую и вторую схемы 5 и 6 смещения уровней напряжения сигналов управления третьим состоянием, каскады 7 и 8 формирования фронта и среза выходного сигнала, каскады 9 и 10 отключения высокого уровня и низкого уровня, схему 11 смещения и отключения, пороговые устройства 12 и 13 высокого и низкого уровней, пороговые устройства 14 и 15 отключения высокого и низкого уровней, первый и второй выходные каскады 16 и 17, первое и второе устройства 18 и 19 обратной связи, первое и второе устройства 20 и 21 отключения, Введение первого и второго каскадов 22, 23 отключения позволяет снизить общую мощность, а т.к. величины токов заряда и разряда I u ll узлов в режимах отключения третьего состояния и включения третьего состояния не изменяются, то высокое быстродействие сохраняется. 2 ил.

1744788

Изобретение относится к импульсной каскада 10отключения низкогоуровня подтехнике. а также к радиоизмерительной тех- ключены соответственно инвертирующий и нике и может быть использовано в автома- неинвертирующий относительно первого тизированных измерительных системах входа выходы соответственно первой 5 и (АИС) динамического и функционального 5 второй 6 схем смещения уровней напряжеконтроля параметров интегральных схем ния сигналов управления третьим состояни(ИС) различных классов в качестве источни- ем. К входу схемы 11 смещения и ка стимулирующих воздействий для испыту- отключения подключены выходы каскада 7 емого устройства. формирования фронта выходного сигнала и

Целью изобретения является снижение 10 порогового устройства 12 высокого уровня, мощности при одновременном сохранении а к выходу схемы смещения и отключения 11 высокого быстродействия. подключены выходы каскада 8 формироваНа фиг. 1 изображена структурная схе- ния спада выходного сигнала и порогового ма драйвера; на фиг. 2 — принципиальная устройства 13 низкого уровня, вход котороэлектрическая схема драйвера. 15 го и вход порогового устройства 14 отключеДрайвер (фиг. 1) содержит каскад 1 уп- ния высокого уровня подключены к шине Ен равления длительностью фронта выходного низкого уровня напряжения, а вход порогосигнала и каскад 2 управления длительно- ваго устройства 12 высокого уровня и поростью спада выходного сигнала; подключен- гового устройства 15 отключения низкого ные соответственно к шине Еф управления уровня подключены к шине Е высокого длительностью фронта выходного сигнала и 20 уровня напряжения. Выход порогового устк шине Ес управления длительностью спада ройства 14 отключения высокого уровня и выходного сигнала, первую 3 и вторую 4 первый вход первого выходного каскада 16 схемы смещения уровней напряжения сиг- подключены к входу, а выход порогового налов управления, первые и вторые входы устройства 15 отключения низкого уровня и которых подключены соответственно к ши- 25 первый вход второго выходного каскада 17 нам прямого 0у и инверсного Uy цифровых — к выходу схемы 11 смещения и отключесигналов управления, первую 5 и вторую 6 ния, Выходы первого 16 и второго 17 выход. схемы смещения уровней напряжения. сиг- ных каскадов подключены соответственно к наловуправления третьимсостоянием, пер- входам первого 18 и второго 19 устройств вые и вторые входы которых подключены 30 обратной связи, выходы которых подключесоответственно к шинам прямого U3 и ин- ны соответственно к входам первого 20 и версного Оз цифровыхсигналовуправления второго 21 устройств отключения, выходы третьим состоянием. К неинвертирующим которых подключены-к выходной шине. Первходам каскада 7 формирования фронта вы- вые входы первого 22 и второго 23 каскадов ходного сигнала и каскада 8 формирования 35 отключения подключены соответственно к . спада выходного сигнала подключены соот- выходам каскада 1 управления длительноветственно неинвертирующий относитель- стью фронта выходного сигнала и каскада 2 но первого входа выход первой .3 схемы управления длительностью спада выходносмещения уровней напряжения и инверти- го каскада, выходы — соответственно к выхорующий относительно первого входа выход 40 ду и входу схемы 11 смещения и второй 4 схемы смещения уровней напря- отключения,авторые входы-соответственжения сигналов управления, к инвертирую- но к инвертирующим относительно первых щим входам каскадов формирования входов выходам каскада 9 отключения высофронта 7 и спада 8 выходного. сигнала под- кого уровня и каскада 10 отключения низкоключены соответственно инвертирующий 45 ro уровня, неинвертирующие относительно относительно первого входа выход первой . первых входов выходы которых подключены

3 и неинвертирующий относительно перво- соответственно к третьим входам 3 и второй го входа выход второй 4 схем смещения 4 схем смещения уровней напряжения сиг.уровней напряжения сигналов управления, наловуправления. Вторые входы первого16 а к входу управления фронтом каскада 7 50 и второго 17 выходных каскадов подключеформирования фронта выходного сигнала и ны соответственно к шине+Е1 положительк входу управления спадом каскада 8 фор- ного источника напряжения выходного мирования спада выходного сигнала под- каскада и к шине-E2отрицательного источключены соответственно выходы каскада 1 ника напряжения выходного каскада, управления длительностью фронта выход- 55 Первый каскад 22 отключения содержит ного сигнала и каскада 2 управления дли- (фиг.2)диод24, резистор25итранзистор26 тельностью спада выходного сигнала, К р-п-р типа, коллектор которого является выпервому и второму входам соответственно .ходом каскада. а база — вторым входом каскаскада 9 отключения высокого уровня и када, при этом катод диода 24 подключен к

1744788 эмиттеру транзистора 26, его анод является . управления третьим состоянием, ко оры» первым входом каскада, а база транзистора выдают дифференциальный переключае26 через резистор 25 подключена к второй мый ток соответственно на.каскад 9 отклюшинеположйтельного источника напряже- чения высокого уровня и на каскад 10 ния. 5 отключения низкого уровня. При.этом при

Второй каскад 23 отключения содержит высоком уровне напряжения на первых вхо(фиг. 2) диод 27, резистор 28 и транзистор дах схем 3-6 смещения токи, протекающие

29 и-р и типа, коллектор которого является по их инвертирующим выходам; имеют низвыходом каскада, а база — вторым входом кий уровень. каскада, при этом анод диода 27 подключен 10 При низком уровне напряжения на ши к эмиттеру транзистора 29, его катод явля- не прямого цифрового сигнала управления ется первым входом каскада, а база транзи- третьим состоянием U токи, протекающие стора 29 через резистор 28 подключена к через резисторы 36 и 39 соответственно второй шине отрицательного источника на- первой 5 и второй 6 схем смещения уровней п ряжения. 15 напряжения сигналов управления третьим

Первая схема 3 смещения уровней на- состоянием, переключаются соответственпряжения сигналов управления содержит но в транзисторы 35 и38, а токи, протекаю(фиг. 2) первый 30 и второй 31 транзисторы щие соответственно через транзисторы 34 и .п-р-п типа, причем база первоготранзисто- 37, равны нулю, В каскаде 9 отключения ра 30 является вторым входом схемы, база 20 высокого уровня и в каскаде 10 отключения второго транзистора 31 является первым низкого уровня это приводит к увеличению входом схемы, обьединенные эмиттеры падений напряжения на резисторах соотпервого 30 и второго 31 транзисторов явля- . ветственно 61 и 66 и уменьшению падений ются третьим входом схемы, при этом кол- напряжения на резисторах соответственно лектор первого транзистора 30 является 25 62 и 67, что, в свою очередь, приводит к инвертирующим выходом схемы, а коллек- переключению токов, протекающих сооттор второго транзистора 31 является неин- ветственно через резисторы.60 и 65 в транвертирующим выходом схемы. зисторы соответственно 58 и 63, а токи, Вторая 4 схема смещения уровней на- протекающие через транзисторы соответстпряжения сигналов управления содержит 30 венно 59 и 64, равны нулю. Таким образом, (фиг. 2) первый 32 и второй 33 транзисторы каскад 9 отключения высокого уровня и кар-и-р типа, причем база первого транзисто- скад 10 отключения низкого уровня активира 32 является вторым входом схемы, база зируют транзисторы соответственно 30, 31 второго транзистора 33 является первым . и 32, 33 соответственно первой 3 и второй 4 входом схемы, объединенные эмиттеры 35 схем смещения уровней напряжения сигнапервого 32 и второго 33 транзисторов явля- лов управления, в то время как в.каскадах ются третьим входом схемы, при этом кол- отключения соответственно первом 22 и лектор первого транзистора 32 является втором 23 падения напряжения на резистонеинвертирующим выходом схемы, а кол- рах соответственно 25 и 28 равны нулю, и лектор второго транзистора 33 является ин- 40 эмиттерные переходы транзисторов соотвертирующим выходом схемы. ветственно 26 и 29 и диоды соответственно

Драйвер работает следующим образом, 24 и 27 смещены в обратном направлении. .Для переключения уровней выходного Таким образом, первый 22. и второй 23 каснапряжения и для включения и отключения кады отключения неактивны и они не оказырежима третьего состояния драйверу требу- 45 вают влияния на процессы, происходящие в ются согласованные с логическими уровня- . узлах, соответственно II и 1 драйвера. ми ЭСЛ ИС дифференциальные цифровые В режиме работы драйвера с максисигналы для входа управления (Бали Оу)и для мальным быстродействием напряжения на входа управления третьим состоянием (Ua и шине управления длительностью фронта

Оз). Дифференциальный си-.нгл управленйя 50 выходного сигнала Еф и на шине управления подается на входы первой 3 и второй 4 схем длительностью спада выходного сигнала Ес смещения уровней напряжения сигналов равны нулю и выходные токи каскада 1 упуправления, которые выдают дифференци- равления длительностью фронта выходного альный переключаемый ток соответственно сигнала и каскада 2 управления длительнона каскад 7 формирования фронта выходно- 55 стью спада выходного сигнала равны нулю.

ro сигнала и каскад 8 формирования спада При низком уровне напряжения на шине выходного сигнала. а дифференциальный прямого цифрового сигнала управления Uó сигнал управления третьим состояниЕм по-. токи, протекающие через транзисторы соотдается на входы первой 5 и второй 6,схем ветственно 58 и 63, переключаются в трансмещения уровней напряжения сигналов зисторы соответственно 30 и 33 первой 3 и

1744788 второй 4 схем смещения уровней напряжения сигналов управления, а токи, протекающие через транзисторы соответственно 31 и

32, равны нулю. В каскаде 7 формирования фронта выходного сигнала и в каскаде 8 формирования спада выходного сигнала это приводит к увеличению падений напряжений на резисторах соответственно 47, 45 и

57, 55 и уменьшению падений напряжения на резисторах соответственно 48, 46 и 56, 54. В результате токи, протекающие через резисторы, соответственно 44 и 53 переключаются через диоды соответственно 42 и 52 . в транзисторы соответственно 40 и 50, При. этом диоды соответственно 43 и 51 смещены в обратном направлении и через транзисторы соответственно 41 и 49 протекают токи резисторов соответственно 46 и 54.

Величины токов, протекающих через резисторы соответственно 44, 45, 46 и 53, 54, 55, определяются величинами их сопротивлений, напряжениями источников питания каскадов. драйвера соответственно +Ч„+Ч, и

-VBt — Чво, причем 1+Чс I > I+ Чсо I u

I-Чв I > I -Venal, а также падениями напряжений на диодах соответственно 42, 43 и 51, 52, эмиттерных переходах транзисторов соответственно 40, 41 и 49, 50. При этом ток, протекающий через транзистор 46, обеспечивает рабочий режим схемы 11 смещения и отключения, содержащей диоды 68-72, а именно обеспечивает падение напряжения между узлами I u II драйвера и поддерживает его постоянным, а также обеспечивает входной ток смещений первого выходного каскада 16, содержащего транзистор 77.

Ток, протекающий через резистор 53, обеспечивает разряд паразитной емкости узла

И, а также обеспечивает через низкое соп ротивление смещенных в прямом направлении диодов 68-72 схемы 11 смещения и отключения разряд паразитной емкости узла I. В результате разряда паразитных ем костей узлов I u II драйвера напряжение в этих узлах уменьшается. Уменьшение напряжения в узле II происходит до открывания порогового устройства низкого уровня

13, содержащего диод-74.. В результате большая часть тока, протекающего через . транзистор 50, переключается через диод

74 в шину низкого уровня напряжения Е -, а узле И устанавливается напряжение Ом—

Одн, где О> — напряжение на шину низкого уровня напряжения Ен, Одм — падение напряжения на диоде 74, а меньшая часть тока обеспечивает рабочий режим схемы 11 смещения и отключения и входной ток смещения второго выходного каскада 17, содержащего транзистор 78. Так как падение напряжения между узлами 1 и И драйве40 ны в обратном направлении и через транзистары соответственно 40 и 50 протекают токи резисторов соответственно 45 и 55..

Причем ток, протекающий через резистор

55, обеспечивает рабочий режим схемы 11

45 смещения и отключения, содержащей диоды 68-72, а именно обеспечивает падение напряжения между узлами I и И драйвера и поддерживает его постоянным, а также обеспечивает входной ток смещения второ50 го выходного каскада 17, содержащего транзистор 78. Ток, протекающий через резистор 44, обеспечивает заряд паразитной емкости узла 1, а также обеспечивает через низкое сопротивление смещенных в пря55 мом направлении диодов 68-72 схемы 11 смещения и отключения заряд паразитной емкости узла II. В результате заряда паразитных емкостей узлов I и II драйвера напряжения в этих узлах увеличиваются.

Увеличение напряжения s узле I происходит

35 ра определяется током, протекающим через резистор 46, и не зависит от тока, протекающего через транзистор 50, то между узлами и II драйвера поддерживается постоянное напряжение, которое обеспечивает режим работы первого 16 и второго 17 выходных каскадов, содержащих соответст-. венно транзисторы 77 и 78 по напряжению.

Первое 18 и второе 19 устройства обратной связи, содержащее соответственно резисторы 79 и 80, а также первое 20 и второе 21 устройства отключения, еодержащие соответственно диоды 81 и 82, обеспечивают ток покоя транзисторов первого 16 и второго 17 выходных каскадов. Причем изменения напряжений вузлах I è lt драйвера передаются на выходную шину О . Таким образом, на выходной шине драйвера формируется напряжение низкого уровня, При высоком уровне напряжения на шине прямого цифрового сигнала управления токи, протекающие через транзисторы 58 и

63, переключаются в транзисторы соответственно 31 и 32 первой 3 и второй 4 схем смещения уровней напряжения сигналов управления, а токи, протекающие через транзисторы соответственно 30 и 33, равны нулю. В каскаде 7 формирования фронта выходного сигнала и в каскаде 8 формирования спада .выходного сигнала это приводит к увеличению падений напряжения на резисторах соответственно 48, 46 и 56, 54 и к уменьшению падений напряжения на резисторах соответственно 47. 45 и 57, 55. В результате токи, протекающие через резисторы соответственно 44 и 53. переключаются через диоды соответственно 43 и 51 в транзисторы соответственно 41 и 49. При этом диоды соответственно 42 и 52 смеще1744788

10 до открывания порогового устройства 12. При высоком уровне напряжения на шивысокого уровня, содержащего диод 73. В не прямого цифрового сигнала управления результате большая часть тока, протекаю- третьим состоянием Ug токи, протекающие щего через транзистор 41, переключается через резисторы 36 и 39 соответственно через диод 73 в шину высокого уровня на- 5 первой 5 и второй 6 схем смещения уровней пряжения Es, и в узле драйвера устанавли- напряжения сигналов управления третьим вается напряжение Us + 0д, где Us — состоянием, переключаетсясоответственно напряжение на шине высокого уровня на- . в транзисторы 34 и 37, а токи, протекающие пряжения Ев, Оде — падение напряжения на соответственно через транзисторы 35 и 38, диоде 73, а меньшая часть тока обеспечива- 10 равны нулю. В каскаде 9 отключения высоет рабочий режим схемы 11 смещения и кого уровня и в каскаде 10 отключения низотключения и входной ток смещения перво-, кого уровня зто приводит к увеличению го выходного каскада 16, содержащего падений напряжения на резисторах сооттранзистор 77. Так как падение напряжения ветственно 52 и 67 и уменьшению падений между узлами и II драйвера определяется 15 напряжений на резисторах соответственно током, протекающим через резистор 55, и 61 и 66, что в свою очередь, приводит к не зависит от тока, протекающего через переключению токов, протекающих сооттранзистор 41, то между узлами и II драй- ветственно через резисторы 60 и 65 в транвера поддерживается постоянное напряже- зисторы соответственно 59 и 64; а токи, ние, которое обеспечивает режим работы 20 протекающие через транзисторы соответстпервого 16 и второго 17 выходных каскадов, венно 58 и 63, равны нулю. Таким образом, содержащих соответственно транзисторы каскад 9 отключения высокого уровня и ка77 и 78 по напряжению. Первое 18 и второе скад 10 отключения низкого уровня перево19 устройства обратной связи, содержащие дят транзисторы первой 3 и второй 4 схем соответственно резисторы 79 и 80, также 25 смещения уровней напряжения сигналов первое 20 и второе 21 устройства отключе- управления соответственно 30, 31 и 32, 33 в ния, содержащие соответственно диоды 81 неактивное состояние, что, в свою. очередь, и 82, обеспечивают ток покоя транзисто- приводит в каскаде 7 формирования фронта ров первого 16 и второго 17 выходных кас- выходного сигнала и в каскаде 8 формирокадов. Причем изменения напряжений в 30 вания спада выходного сигнала куменьшеуэлах (и !! драйвера передается на выход- нию падений напряжения на резисторах . ную шину Ua x и на выходной шине драйве- соответственно 47, 45, 48, 46 и 56, 54, 57, 55, ра формируется напряжение высокого а в первом 22 и втором 23 каскадах отклюуровня. чения увеличиваются падения напряжения

Управление длительностями фронта и 35 на резисторах соответственно 25 и 28, что, спада выходного сигнала драйвера осуще- в свою очередь, приводит к смещению в ствляется следующим образом. . прямом направлении змиттерных перехоПри ненулевых напряжениях на шине дов транзисторов соответственно 26 и 29, и управления длительностью фронта выход- диодовсоответственно24и27.В результате ного сигнала Еф и на шине управления дли- 40 в каскаде 7 формирования фронта выходнотельностью спада выходного сигнала Е го сигнала и в каскаде 8 формирования спавыходные токи каскада 1 управления дли-. да выходного сигнала диоды тельностью фронта выходного сигнала и ка- соответственно 42, 43 и 51, 52 смещены в скада 2 управления длительностью спада . обратном направлении и через транзисторы выходногосигнала неравны нулю;Приэтом 45 соответственно 40, 41 и 49, 50 протекают выходные токи этих каскадов являются со- токи резисторов соответственно 45,46и 54, ответственновтекающимивытекающимто- 55, а токи, протекающие через резисторы ками, В результате уменьшается ток, . соответственно 44 и 53 переключаются сопереключаемый через диоды 42 и 43 в кас-. ответственно через первый 22 и второй 23 каде 7 формирования фронта выходного 50.каскады отключения соответственно во !! и сигнала, и уменьшается ток, переключае- .:в узлы драйвера. Токи, протекающие через мый через диоды 51 и 52 в каскаде 8 форми- резисторы соответственно 44 и 53, брльше рования .спада выходного сигнала, что, в " токов, протекающих через резисторы соотсвою очередь, приводит к уменьшению ве- ветственно 46 и 55. Разностью токов, протеличин токов заряда и разряда паразитных 55 кающих через резисторы соответственно емкостей узлов (и tt драйвера. Поэтому ско- 44, 55 и 53, 46, происходит соответственно рости измерения напряжений в узлах I u II .заряд паразитной емкости узла !! драйвера драйвера уменьшаются, а значит, увеличи- . иразрядпаразитнойемкостиузла !драйве. ваютсядлительностифронтаиспада выход- ра. Изменение напряжения в этих узлах ного сигнала драйвера. происходит до открывания пороговых уст.-.

1744788

12 ройств отключения соответственно низкого уровня 15 и высокого уровня 14, содержащих соответственно диоды 76 и 75, и переключения тока заряда паразитной емкости узла II драйвера и тока разряда параэитной 5 емкости узла драйвера соответственно в шину высокого уровня напряжения Ев и в шину низкого уровня напряжения Ен. В этом случае в узлах и Il драйвера устанавлива10 ются напряжения: О! = 0» — 0днп и О!! = 0в

+ 0двн, где О! и О!! — напряжения в узлах и

II драйвера; U, U» — напряжения на шинах высокого Ев и низкого Е» уровней напряжеHvIsI, 0днн M 0двп — падения напряжения на диодах 75 и 76 соответственно. В результате вход и выход схемы 11 смещения и отключения и первые входы первого 16 и второго 17 выходных каскадов подключены к обратным напряжениям, что приводит к смещению в обратном направлении диодов 68-72 и эмиттерных переходов транзисторов 77 и

78.

Таким образом, выход драйвера отключается от выходной шины 0« ><; т.е. обеспе20 чивается режим третьего состояния. При этом первое 20 и второе 2 устройства отключения, содержащие соответственно диоды 81 и 82, защищают первый 16 и второй

17 выходные каскады, а именно защищают от пробоя по напряжению смещенные в об-.30 ратном направлении эмиттерные переходы транзисторов соответственно 77 и 78. Кроме того, применение низкоемкостных диодов Шоттки в качестве первого 20 и второго

21 устройств отключения обеспечивает малую выходную емкость драйвера в режиме третьего состояния.

Введение в структурную схему первого

22 и второго 23 каскадов отключения позво40

45 ляет снизить потребляемую or источников питания мощность.

Это обуславливается прежде всего тем, что по сравнению с прототипом существенно снижается мощность, потребляемая каскадом 9 отключения высокого уровня и каскадом 10 отключения низкого уровня.

Это снижение мощности достигается изменением функционирования каскадов 9 и 10 предлагаемого устройства по сравнению с . прототипом.

В предлагаемом устройстве функционирование каскадов 9 и 10 в режиме отключен50 ного третьего состояния приводит к активизации транзисторов 30, 31 и 32, ЗЗ соответственно первой 3 и второй 4 схем смещения уровней напряжения сигналов управления и переходу в неактивное состояние соответственно первого 22 и второго

23 каскадов отключения, а в режиме включенного третьего состояния происходит переход в неактивное состояние транзисторов

30, 31 и 32, 33 и активизация соответственно первого 22 и второго 23 каскадов отключения, Эти каскады, в свою очередь, совместно с первой 3 и второй 4 соответственно схемами смещения уровней напряжения сигналов управления обеспечивают переход в неактивное состояние соответственно каскада 7 формирования фронта выходного сигнала и каскада 8 формирования спада выходного сигнала и переключение тока заряда узла и тока разряда узла II соответственно в узел II и узел I драйвера.

Таким образом, функционирование первого 22 и второго 23 каскадов отключения совместно с.первой 3 и второй 4 схемами смещения уровней напряжения сигналов . управления обеспечивают использование токов заряда и разряда узлов I u II как для формирования и переключения выходного сигнала драйвера, так и для включения ре>кима третьего состояния. Это обеспечивает существенное снижение мощности, потребляемой каскадом 9 отключения высокого

5 уровня. и каскадом 10 отключения низкого уровня. В результате снижается общая мощность, потребляемая драйвером. А так как при этом величины токов заряда и разряда ! и II узлов при работе драйвера и режимах отключенного третьего состояния и включенного третьего состояния не изменяются, то высокое быстродействие, в том числе и переключения в режим третьего состояния, сохраняется.

5 Формула изобретения

Драйвер, содержащий первую и вторую схемы смещения уровней напряжения сигналов управления третьим состоянием, первые и вторые входы которых подключены соответственно к шинам прямого и инверсного цифровых сигналов управления. третьим состоянием, а их инвертирующий и неин вертирующий относительно первого входа выходы подключены соответственно к первому и второму входам соответственно каскада отключения высокого уровня и каскада отключения низкого уровня, первые и вторые входы первой и второй схем смещения уровней напряжения сигналов управления подключены соответственно к шинам прямого и инверсного цифровых сигналов управления, причем их инвертирующив относительно первого входа выходы подключены соответственно к инвертирующему

5 входу каскада формирования фронта выходного сигнала и к неинвертирующему входу каскада формирования спада выходного сигнала, а их неинвертирующие относительно первого входа выходы подключены соответственно к неинвертирующему входу

1744788

14 каскада формирования фронта выходного выходу каскада управления длительностью сигнала и к инвертирующему входу каскада спада выходного сигнала, вторые входы — к формирования спада выходного сигнала, инвертирующим относительно первого вховходы каскада управления длительностью да выходам соответственно каскада отклюфронта выходного сигнала и каскада управ- 5 чения высокого уровня и каскада ления длительностью спада выходного сиг- отключения низкого уровня, а выходы — к нала подключены соответственно к шине первым входам соответственно второго и управленйя длительностью фронта выход- первого выходных каскадов, при этом неинного сигнала и к шине управления длитель- вертирующие относительно первого входа ностью спада выходного сигнала, а их 10 выходы каскада отключения высокого уроввыходы подключены соответственно к ня и.каскада отключения низкого уровня третьему входу каскада формирования подключены соответственно к третьим вхофронта выходного сигнала и к третьему вхо- дам соответственно первой и второй схем ду каскада формирования спада выходного смещения уровней напряжения сигналов сигнала, выходы каскада формирования 15 управления, при этом первый каскадотклюфронта выходного сигнала, порогового уст- чения содержит диод, резистор и транзиройства высокого уровня и порогового уст- стор р-и-р типа, причем коллектор ройства отключения высокого уровня транзистора является выходом каскада, баобъединены с первым входом первого вы- за транзистора — вторым входом каскада, а ходного каскада и подключены к входу- 20 анод диода — первым входом каскада, при схемы смещения и отключения, а выходы этом катод диода подключен к эмиттеру каскада формирования спада выходного транзистора, база которого Через резистор сигнала, порогового устройства низкого подключена к шине положительного источуровня и порогового устройства отключения ника напряжения, а второй каскад отключенизкого уровня объединены с первым вхо- 25 ния содержитдиод, резистор и транзистор дом второго выходного каскада и подключе- и-р — п-типа, причем коллектор транзистора ны к выходу схемы смещения и отключения, является выходом. каскада, база транзистопри этом входы порогового устройства вы- ра — вторым входом каскада, а катод диода

coKolo уровня и порогового устройства от- — первым входом каскада, при этом анод ключения низкого уровня подключены к 30 диода подключен к эмиттеру транзистора, шине высокого уровня напряжения, а входы . база которого через резистор подключена к порогового устройства низкого уровня и по- шине отрицательйого источника напряжерогового устройства отключения высокого ния, первая схема смещения уровней науровня подключены к шине низкого уровня пряжения сигналов управления содержит напряжения, выходы первого и второго уст- .35 первый и второй транзисторы и-р — п-типа, ройств отключения подключены к выходной причем база первого и второго транзисто- шине, а между их входами и выходами corn- ров являются соответственно вторым и перветственно.первого и второго выходных вым входами схемы, объединенные каскадов включены соответственно nepeoe эмиттеры транзисторов — третьим входом и второе устройства обратной связи, причем 40 схемы, а коллекторы первого и второго транвторые входы первого и второго выходных - зисторов — соответственно инвертирующим каскадов подключены соответственно к ши- и неинвертирующим выходами схемы, а втоне положительного источника напряжения .. рая схема смещения уровней напряжения выходного каскада и к шине отрицательного сигналов управления содержит первый и источника напряжения. выходного каскада, 45 второй транзисторы р-п-р-типа, причем баотличающийся тем, что, с целью эы первого и второго транзисторов являют. снижения потребляемой мощности при со- ся соответственно вторым и первым хранении быстродействия, в него введены входами схемы, объединенные эмиттеры первый и второй каска„-„ы отключения, пер- транзисторов — третьим входом схемы, а вые входы которых подключены соответст- 50 коллекторы первого и второго транзисторов венно к выходу каскада управления —. соответственно неинвертирующим и индлительностью фронта выходного сигнала и вертирующим выходами схемы.

Составитель Е.Суров

Texpep, M.MîðãåíTàë . Корректор ЭЛончакова

Редактор Е.Конча

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 1Q1

Заказ 2203 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113Î35, Москва, Ж-35. Раушская наб„4/5