Источник опорного напряжения

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РеспуБЛик (51)5 Н 03 F 3/34

Р176 9 g

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 . (21) 4812053/09 (22) 13.02.90 (46) 15.07,92. Бюл. N. 26 (71) Ленинградское производственное объединение "Электронприбор" (72) С.Д;Лебедев и Д,А:Летюхин (53) 621,375.024(088,8) (56) Trividis Y,Р. Voltage references. Electron

letters, 1982, v, 18, 1, р, 24, fig. 1. (54) ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (57) Изобретение относится.к электронной технике и может использоваться в качестве встроенного источника опорного напряжения для аналоговых и цифровых устройств в составе КМОП БИС. Цель изобретения— уменьшение нестабильности величины опорного напряжения. Источник опорного напряжения содержит два биполярных . транзистора в.диодном включении и три реИзобретение относится к электронной технике и может быть использовано в качестве встроенного источника опорного напряжения для аналоговых и цифровых устройств в составе КМОП БИС, Целью изобретения является исключение разброса и нестабильности величины опорного напряжения из-за разброса, и дрейфа величины смещения входного нуля операционного усилителя.

На фиг. 1 изображена принципиальная электрическая схема предлагаемого источника опорного напряжения; на фиг, 2 — временные диаграммы управляющих сигналов.

Интегральный КМОП источник опорного напряжения (фиг. 11 содержит шину 1. положительного питания, общую шину 2, выходную шину 3, дифференциальный касзистора, соединенных по мостовой схеме, к одной из диагоналей которой через соответствующие ключи и конденсаторы подключены входы дифференциального каскада, в цепи отрицательной обратной связи которого включены инвертирующий усилительный каскад и два ключа, а также и-канальный транзистор, сток которого является выходом источника опорного напряжения и соединен с другой диагональю моста, а затвор через ключ соединен с выходом дифференциального каскада, Принцип работы основан на выделении разности напряжений эмиттер — база двух биполярных транзисторов, имеющей положительный температурный коэффициент, и компенсации с помощью этой разности отрицательного температурного коэффициента перехода..

Предусмотрены средства компенсации дрейфа нулевого уровня, 2 ил. кад 4, инвертирующий каскад 5, первый 6 и второй 7 биполярные транзисторы, первый

8, второй 9 и третий 10 резисторы, первый

11, второй 12 и третий 13 конденсаторы, и-канальный МОП транзистор 14, источник

15 напряжения, первый — шестой 16 — 21 ключи и шины 22 — 24 первого — третьего тактовых сигналов.

Коллекторы и базы транзисторов 6 и 7 и первый вывод источника 15 напряжения подключены к положительной шине 1 питания. Исток транзистора 14 подключен к общей шине 2, эмиттер транзистора 6" — к первому выводу резистора.8, подключенного вторым выводок к первому выводу резистора 9 (точка 25), подключенного вторым выводом к стоку транзистора 14, выходной шине 3, первой обкладке конденсатора 13 и

1748224

15

30

40

55 йервому выводу резистора 10. Первый вы ход ключа 16 соединен с точкой 25 соединения резисторов 8 и 9, а второй выход — с первой обкладкой конденсатора 11 и первым выходом ключа 17,. вторым выходом, подключенного к точке 26 соединения второго вывода резистора 10, эмиттера транзистора 7 и первой обкладки конденсатора 12,. вторая обкладка которого подключена к инвертирующему входу дифференциального усилителя 4.и первому выходу ключа 18, второй вывод которого подключен к второму выводу источника 15 напряжения. Первый выход ключа 19 соединен с выходом инвертирующего каскада 5, а второй выход —. с второй обкладкой конденсатора 11 и неинвертирующим входом дифференциального каскада 4..Первый выход ключа 20 соединен с-входом инвертирующего каскада

5, а второй выход - c выходом дифференциального каскада 4 и первым выходом ключа

21, второй выход которого подключен к затвору транзистора 14 и второй обкладке конденсатора 13, Шина 22 тактового сигнала подключена к управляющим входам клю:. чей 17 — 20, шина 23 — к управляющему входу ключа 16, а шина 24 — к управляющему входу ключа 21.

Источник опорного напряжения работает следующим образом. .Принцип работы устройства основан на выделении разности напряжений эмиттер— база у двух биполярных транзисторов, имеющей положительный температурный коэффициент, и компенсации с помощью этой разности, умноженной на величину отноше.ния второго и первого резисторов, отрицательного температурного коэффициента р-п-перехода.

Два вертикальных биполярных и-р-итранзистора 6 и 7 (фиг. 1) получены тем же технологическим путем, что vi стандартные

КМОП элементы (коллектором является иподложка, базами — р-карманы, а эмиттерами — области и-диффузии в соответствующих карманах), при этом транзисторы выполнены таким образом, что площадь эмиттера транзистора 6 намного больше площади эмиттера транзистора 7.

Температурный коэффициент напряжения эмиттер — база транзистора 7 tkU =-2,1 гпВ/град при типичном значении этого напряжения UBEo =- 650 мВ (для транзистора с площадью эмиттера $ = 400 мк, тока через него l = 25 мкА и То =- 300 K), Чтобы скомпенсировать данный отрицательный tkU, на резисторе 10 выделяется напряжение, имеющее равный ему по модулю положительный tkU. Для этого резисторы 9 и 10 выбираются одинаковыми по номиналу, а потенциалы точек 25 и 26 поддерживаются равными друг другу. Через транзисторы 6 и 7 протекают одинаковые по значению токи, а на резисторе 8 формируется разность напряжений, которая определяется как

U BE 1 — О В2 = (kT/q)I Ï(31/)2) = (kT/q)In((I /S1)/(I /$2))

= (kT/q)! п($2/S1), (1) где

I = (UBE1 — UBE2)/R2, (2)

UBå j1 $1и UBE2 )2 S2 соответственно напряжение эмиттер — база, плотность тока и площадь эмиттера транзисторов 6 и 7, 1 — ток через эти транзисторы;

Таким образом, на выходной шине 3 получено напряжение относительно положительной шины питания

ООп = 0Ве2+ (Й2/R1)(kT/0) п($2/$1) (3) гдЕ R1 — сопротивление резистора 10;

R2 — сопротивление резистора 8.

Зная величину lkU для UBE2, подбором отношения R2/Й1 можно полностью скомпенсировать отрицательный tkU. получив таким образом постоянное и термонезависимое. напряжение на выходе 3 опорного источника (относительно. шины положительного питания), При этом: (1 2 R2)(k/g)IA($2/S1) = -00Ве2/оТ, (4)

Подставив (4) в (3), получаем

Uon = Ове1+.(0ц - ОВе1)+.3(kTO)/q) = Ug

+ (ЗЕТо/q) = 1205+ 78 = 1283 (мВ) (5) где Ug — напряжение запрещенной зоны кремния;

kT0/q .— температурный потенциал (26 мВ для T0.--300 К).

Напряжение Ооп.близко к напряжению запрещенной зоны кремния (Ug = 1205 мВ).

При этом для соотношения площадей транзистора (S2/S1) = 10 получаем (К2/R1) = 633/(26 2,3) = 10,6 . (6)

Однако КМОП операционные усилители имеют напряжения смещения входного нуля порядка+/.- 10 мВ. С учетом напряжения смещения нуля операционного усилителя получаем, что опорное напряжение имеет разбросы 1283+/- 106 (м В), при этом температурный дрейф величины опорного напряжения определяется температурным дрейфом напряжения смещения входного нуля операционного усилителя, умноженным на отношение R2/R1. Для компенсации напряжения смещения входного нуля операционного усилителя в предлагаемом устройстве введен режим автокоррекции, при этом работа устройства делится на два такта; такт автокоррекции и такт сравнения (фиг. 2). Нумерация тактирующих сигналов на фиг. 3 совпадает с нумерацией соответствующих тактовых шин.

1748224 течет постоянный ток, задаваемый напряжением, хранящимся на конденсаторе 15, величина которого определена предыдущим тактом сравнения, Наличие этого тока

15 во время такта автокоррекции дает возмож20

50

Предположим, что в некоторый момейт времени to ключи 16 и 21 открыты (сигналы

23 и 24 равны логической единице), а ключи

17 — 20 закрыты (сигнал 22 равен логическому нулю). При этом через транзистор 14 течет ток, создающий падения напряжений на транзисторах 6 и 7. В момент времени tt происходит запирание ключа 21, при этом благодаря наличию конденсатора 13, заряженного до разности сток — затвор транзистора 14, ток через этот транзистор остается фйксированным. Далее в момент времени tz закрывается ключ 16, после чего в момент времени 1з открываются ключи 17 — 20, первая обкладка конденсатора 11 через открытый ключ подключается к узлу 26, вторая обкладка конденсатора 12 через открытый ключ 18 подключается к выходу источника

15 напряжения, а выход инвертирующего каскада 5 через открытый ключ 19 замыкается с неинвертирующим входом дифференциального каскада 4. Наступает такт автокоррекции, при этом усилитель, образо- 2 ванный дифференциальным каскадом 4 и инвертирующим каскадом 5, вводится в ре жим глубокой обратной связи, и на конденсаторе 12 запоминается напряжение смещения входного нуля, таким образом осуществляется коррекция по данному параметру, Величиной напря>кения, снимаемого с источника 16 напряжения, задается оптимальная рабочая точка дифференциального каскада 4. 3

Далее в момент времени t4 ключи t7 — 20 закрываются, в момент времени t5 ключ 16 открывается, глубокая отрицательная обратная связь разрывается и на входы дифференциального каскада 4 через 4 конденсаторы 11 и 12 передается разность напряжений между точками 25 и 26. Через некоторое время (момент времени ta) открывается ключ 21 и наступает такт сравнения.

При этом отрицательная обратная связь 4 осуществляется через ключ 21 и ток через транзистор 14 меняется таким образом,.чтобы выровнять напряжения на входах диф ференциального каскада 4 за вычетом напряжения смещения входного нуля, при этом в точках 25 и 26 напряжения равны, так как напряжение смещения запомнено на конденсаторе 11.

Временное смещение сигнала управления 24 ключом 21 по сравнению с сигналом 5

23 введено для того, чтобы при переходе схемы от режима автокоррекции к режиму сравнения напряжение на выходе дифференциального каскада 4 успело сравняться с напряжением, установленным на затворе транзистора 14 во время предыдущего такта сравнения. Таким образом обеспечива. ° ются отсутствие выбросов на выходе 3 и стабильность выходного опорного напряжения.

Далее процесс повторяется, при этом производится периодическая автокоррекция операционного усилителя 4 по напряжению смещения входного нуля, и в периоды такта автокоррекции через транзистор 14 ность использовать выходную шину 3 в качестве статического выхода, напряжение на котором сохраняется постоянным, при этом пульсации на выходе сведены к минимуму и не требуется дополнительных цепей для их фильтрации.

Таким образом, в предлагаемом устройстве исключены разброс и нестабильность величины опорного напряжения из-за разброса и дрейфа величины смещения входного нуля операционного усилителя. .Формула изобретения

Источник опорного напряжения, содержащий первый и второй п-р-п-транзисторы, базы и коллекторы которых подключены к поло>кительной шине питания, первый, второй и третий резисторы, дифференциальный каскад, причем первые выводы второго и третьего резисторов соединены и являются выходом источника опорного напряжения, второй вывод второго резистора через первый резистор соединен с эмиттером второго п-р-п-транзистора, отличающийся тем, что, с целью уменьшения нестабильности величины опорного напряжения, в него введены первый, второй и третий конденса-, торы, источник напряжения, и-канальный транзистор, с первого по шестой ключи и инвертирующий усилительный каскад, причем точка соединения первого и второго резисторов подключена через первый ключ к первой обкладке первого- конденсатора, точка соединения третьего резистора и эмиттера второго и-р-п-транзистора подключена к первой обкладке второго конденсатора и через второй ключ к первой обкладке первого конденсатора, инвертирующий вход дифференциального каскада соединен с второй обкладкой второго конденсатора и через последовательно соединенные третий ключ и источник напряжения с положительной шиной питания, неинвертирующий вход дифференциального каскада подключен к второй обкладке первого, конденсатора и через четвертый ключ K выходу инвертирующего усилительного каскада, выходдифференциального ка1748224 а Ь г "з

Puz. 2

Составитель Д.Летюхин

Техред M.Моргентал

Редактор А.Лежнина

Корректор М,Шароши

Заказ 2509 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5 г

Производственно-издатеввскии комбинат "Патент", г. Ужгород, уа.Гагарина, 101 скада через пятый ключ соединен с входом инвертирующего усилительного каскада, а через шестой ключ — с затвором п-канального транзистора и первой обкладкой третьего конденсатора, вторая обкладка которого подключена к точке соединения второго и третьего резисторов и. стоку и-канального транзистора, исток которого соединен с общей шиной, причем сигнал управления второго, третьего, четвертого и пятого ключей противоположен по знаку и разделен пауза5 ми с сигналом управления первого ключа, а также с сигналом управления шестого ключа.