Устройство сбора данных для цифрового анализатора сигналов

 

Изобретение относится к электроизмерительной технике и может быть использовано в цифровых осциллографах и цифровых анализаторах аналоговых сигналов Устройство содержит соединительную шину 1, блок 2 управления, согласующие блоки 3 и 4, распределитель 5, аналого-цифровые преобразователи 6 и 7, блоки 8 и 9 буферной памяти, блоки 10 и 11 совпадения, коммутаторы 12 и 13, многофазный генератор 14 и блок 15 запуска и соответствующими связями обеспечивает регистрацию как однократных сигналов, так и повторяющихся, причем один из двух каналов может использоваться для повышения разрешающей способности устройства по времени 3 ил. w Ё 1 сл Ск 00 СО Фаг/

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Qt о

00 (гд (21) 4800471/21 (22) 06.03.90 (46) 30,07,92,Бюл, ¹ 28 (71) Таллиннский научно-учебный центр.Эстонского научно-производственного объединения вычислительной техники и информатики (72) А,Ф.Гирфанов, В.В,Дыченко и

С.Ю.Изюмский (56) Авторское свидетельство СССР

N 1409946, 1988.

Ra ge R., F o s te r А. Wlaveform

reconstruction technitlues for precision

digitiring oscilloscopes Hewlett-lackard

journal, 1988, v, 39, N 1, р, 26-31- =-=--:-.:- =-:Сапанкевич В., Стеббинс Е„ Леви.Дж., Крух А. Инструментарный компьютер. упрощающий анализ аналоговых сигналов.—

Электроника, 1981, т,54, N. 18, с. 27 — 38.-

U» 1751683 А1 (st)s G 01 R 13/20 (54) УСТРОЙСТВО СБОРА ДАННЫХ ДЛЯ

ЦИФРОВОГО АНАЛИЗАТОРА СИГНАЛОВ (57) Изобретение относится к электроизмерительной технике и может быть использовано в цифровых осциллографах и цифровых анализаторах аналоговых сигналов. Устройство содержит соединительную шину 1, блок 2 управления. согласующие блоки 3 и 4, распределитель 5, аналого-цифровые преобразователи 6 и 7, блоки 8 и 9 буферной памяти, блоки 10 и 11 совпадения, коммутаторы 12 и 13, многофазный генератор 14 и блок 15 запуска и соответствующими связями обеспечивает регистрацию как однократных сигйалов, так и повторяющихся, причем один из двух каналов может использоваться для повышения разрешающей способности устройства по времени. 3 ил.

1751683

30

40

55

Изобретение относится к электроизмерительной технике и может быть использовано при разработке осциллографов с цифровой памятью и цифровых анализаторов аналоговых сигналов.

Известен осциллограф с цифровым запоминанием формы. исследуемого сигнала. содержащий блок синхронизации, блок автосдвига, нуль-орган, генератор импульсов, цифроаналоговый преобразователь, регистр, оперативный запоминающий блок, цифроаналоговый преобразователь вертикального отклонения, индикатор, адресный счетчик, цифроаналоговый преобразователь горизонтального отклонения и счетчик импульсов.

Недостатком известного устройства является невозможность регистрации однократных сигналов. . Наиболее близким к предлагаемому по технической сущности является модульный осциллограф, содержащий сменный модуль сбора данных, содержащий шину для подключения к модульному осциллографу, аналоговое устройство согласования, аналого-цифровые .преобразователи, буфер. ную память, состоящую из нескольких блоков, состоящих из нескольких элементов, входной преобразователь, выходной мультиплексор, устройство управления параметрами сбора данных, генератор тактовой частоты и схему управления аналого-цифровыми преобразователями.

Все элементы сменного блока сбора данных управляются при помощи ЭВМ, входящей в состав модульного осциллографа, Схема управления аналого-цифровыми преобразователями представляет собой ..мультиплексоры, подключающие к входам синхронизации аналого-цифровых преобразователей одну из двух фаз тактовой частоты. Устройство управления параметрами сбора данных представляет собой средства для хранения кодов управления и средства для управления параметрами элементов структурной схемы.

Применяя указанный осциллограф, можно испОльзовать следующие режимы регистрации данных; регистрацию сигналов по двум каналам: регистрацию сигналов по одному каналу с удвоенной частотой отсчетов; регистрацию сигналов по одному каналу с удвоенной разрешающей способностью по уройню.Алгоритм регистрации повторяющихСя сигналов в указанном устройстве не отличается от алгоритма регистрации однократных. сигналов,.

Недостатком известного устройства является невозможность улучшения разрешающей сг особности по времени выше зна-. чения, соответствующего максимальной . частоте отсчетов при регистрации повторяющихся сигналов.

Цель изобретения — повышение разрешающей способности по времени при регистрации повторяющихся сигналов.

Поставленная цель достигается тем, что устройство сбора. да н н ых для цифрового, анализатора сигналов, содержащее два согласующих блока, первые входы которых яв-. ляются входами устройства; вторые входы подключены к первому и второму входам блока управления, а выходы — к первому и второму входам распределителя, третий вход которого связан с третьим выходом блока управления, а выходы — с аналоговыми входами первого и второго аналого-цифровых преобразователей, выходы которых подключены к соответствующим входам двух блоков буферной памяти, выходы которых связаны с соединительной шиной, подключенной к блоку управления, четвертый, выход которого подключен к первому входу блока многофаэного генератора, выходы которого связаны с соответствующими входами двух блоков коммутаторов. управляющие входы которых подключены к пятому и шес-. тому выходам блока управления соответственно, а выходы — к синхронизирующим входам первого и второго аналого-цифровых преобразователей и буферной памяти соответственно, седьмой выход блока управления подключен к управляющим входам блоков буферной памяти, введены два блока совпадения, информационные входы которых подключены к выходам первого и второго аналого-цифровых преобразователей соответственно, а управляющие входы — к первому управляющему выходу блока управления, и блока запуска, первый и второй входы которого подсоединены к выходам первого и второго блоков совпадения, тактовый вход которого подключен к выходу первого блока коммутатора, а управляющие входы — к второму управляющему выходу блока управления, восьмой выход которого подключен к одному из входов каждого блока коммутатора, причем эти входы отключены от блока многофазного генератора выход блока запуска соединен с вторым входом блока многофаэного генератора и входом блока. управления.

На фиг. 1 изображена структурная схема устройства сбора данных для цифрового анализатора сигналов, на фиг, 2 — структурная схема блока совпадения; на фиг. 3— схема блока запуска.

Устройство сбора данных содержит соединительную шину 1, блок 2 управления, 1751683

6 согласующие блоки 3 и 4. распределитель 5, Аналого-цифровые преобразователи 6 и аналого-цифровые преобразователи 6 и 7, 7 представляют собой параллельные преобблоки 8 и 9 буферной памяти, блоки 10 и 11 разо-:àòåëè аналоговых значений сигнала в совпадения, блоки коммутаторов 12 и 13, цифровые коды, Моменты выборкианалогоблок многофазного генератора 14 и блок 15 5 вого сигнала определяются тактовыми имзапуска. пульсами, поступающими на стробирующие

Связи элементов структурной схемы ус- входы преобразователей. В соответствии с тройства сбора данных показаны условно, этими импульсами изменяются коды на sûОдна линия связи на фиг. 1-3 может озна- ходе аналого-цифровых преобразователей. чать линию как для передачи одного сигна- 10 Блоки 8 и 9 буферной памяти описывала, так и для передачи нескольких сигналов, ются как регистры сдвига, которые могут

Соединительная шина 1 представляет быть реализованы аппаратно либо как регисобой двунаправленную шину для соедине- стры сдвига, либо как память с произвольния устройства сбора данных с цифровым ной выборки и счетчик адреса. Блоки анализатором сигналов, которая объединя- 15 буферной памяти работают в одном из двух ет шины адреса, данных и управления ЭВМ режимов: записи или чтения. Режим опредецифрового анализатора, По этой шине от ляется сигналом, поступающим на вход разаналиэатора передаются команды на уст- решения записи. В режиме записи по ройство сбора данных и отсчеты сигналов в сигналу, поступающему на вход синхрониобратном направлении. 20 зации блока буферной памяти, производятВсеуправлениеустройством сборадан- ся запись в него кода отсчета и переход к ных осуществляется посоединительной ши- следующему адресу или сдвиг регистра. В не 1, Оператор при помощи органов режиме чтения при низком уровне сигнала управления цифрового анализатора сигна- на входе синхронизации блока буферной лов устанавливает нужные параметры сбо- 25 памяти íà его выходе появляется код отсчера данных. Далее эти параметры кодируются та, При высоком уровне выход находится в и передаются в устройство сбора данных, выключенном состоянии.

Команды управления дешифрируются а Назначение блоков 10 и 11 совпадения блоке2управления. В соответствиисэтими — выработка сигнала совпадения на блок командами в блоке 2управления устанавли 30 запуска при совпадении кода отсчета, приваются коды для управления всеми элемен- ходящего от аналого-цифровых преобразотами структурной схемы, Блок 2 управления вателей, и кода запуска. служит для сопряжения соединительной Блок совпадения содержит счетчик 16 и шины 1 с элементами устройства сбора дан память 17. Счетчик 16 может работать в ных, для хранения кодов управления, де- 35 счетном режиме и в режиме параллельной шифрации сигналов управления, Блок 2 загрузки. управление его режимом и подача управления состоит из входных и выходных счетных импульсов осуществляются блоком буферов, дешифраторов и регистров и име управления по командам, приходящим по еТ устройство, аналогичное блоку управле- соединительной шине 1 от ЭВМ цифрового ния параметрами сбора данных прототипа 40 анализатора сигналов. Организация памяти

Согласующие блоки 3 и 4 предназначе- 17N х 1, где N — количество разрядов аналоны для обеспечения требуемого входного го-цифрового преобразователя. При подгосопротивления устройства, защиты его oT товке к регистрации сигнала счетчик 16. перегрузок, усиления или ослабления сиг- переводится в счетный режим, память 17— налов. Коэффициент передачи согласующих 45 в режим записи. Память 17 заполняется поблоков определяется кодом, поступающим следовательно по всем адресам данными, от блока 2 управления. Согласующие блоки которые определяются следующим обрааналогичны аналоговым устройствам согла зом; если адрес памяти соответствует коду сования прототипа. запуска, записывается "0", если не соответРаспределитель 5 представляет собой 50 ствует, — "1", При регистрации сигнала счеткоммутатор аналоговых сигналов, управля- чик 16 переводится в режим параллельной емый кодом, В соответствии с установлен- загрузки, память 17 — e режим чтения. Коды ным на управляющем входе кодом сигнала с выхода аналого-цифровых преобраспределитель соединяет либо каждый со- раэователей через счетчик 16 поступают на гласующий блок со своим аналого-цифро- 55 адресные входы памяти 17; При коде сигнавым преобразователем, либо подключает ла, соответствующем установленному коду входы всех аналого-цифровых преобразова- запуска, на выходе памяти 17 присутствует телей к выходу одного согласующего блока. "0", в противном случае — "1". Код запуска

Распределитель устроен аналогично вход- имеет физический смысл уровня напряженому распределителю прототипа. ния запуска.

i 751683

При помощи указанного блока совпадения можно фиксировать превышения сигналом уровня запуска, точное совпадение уровня сигнала и уровня запуска, понижение сигнала ниже уровня запуска, присутст вие сигнала в некоторой заранее устайовленной зоне синхронизации, Блоки 12 и 13 коммутаторов служат для передачи на входы синхронизации блоков 8 и 9 буферной памяти и на тактовые входы аналого-цифровых преобразователей 6 и 7 фазы тактовой частоты из сетки фаз, вырабатываемой блоком многофазного генератора 14, а также сигналов выборки блока буферной памяти при чтении, вырабатываемых блоком управления. Коды на управляющие входы блоков 12 и 13 коммутаторов поступают из блока 2 управления, куда они заносятся по соединительной шине 1 при помощи 3ВМ цифрового анализатора сигналов, Информационные входы блоков коммутаторов соединены с выходами блока многофаэного генератора и одним из выходов блока управления, По этой линии производится синхронизация блоков буферной памяти при чтении.

Блок многофазного генератора 14 вырабатывает сетку фаз тактоврй частоты, Шаг изменения фаэ в сетке — постоянный. Значение частоты задается кодом, установленным в блоке управления поступающим на первый управляющий вход генератора, Блок многофазного генератора начинает генерацию по сигналу от блока управления, поступающему также на первый управляющий вход. Этот сигнал формируется блоком управления по команде ЭВМ анализатора.

Остайовка генератора происходит при поступлении на его второй управляющий вход сигнала остановки от блока запуска.

Назначение блока 15 запуска — выработка сигнала остановки блока многофазного генератора при выполнении условия запуска и отсчета установленной задержки, Блок 15 запуска состоит иэ комбинационной схемы 18, счетчика 20 задержки и элемента 19 памяти, Комбинационная схема функционирует в соответствии с таблицей (Х вЂ” безразличное состоя н ие).

Активный уровень"выходного и входного сигналов — 0, Вход разрешения запуска ,.разрешает или запрещает выработку сигна ла комбинационной схемой, Вход выбора логйки вводит комбинационную схему в режйм лйбо схемы И (запуск при одновремен. ном выполнении условий запуска во всех каналах), либо схемы ИЛИ (запуск при выполнении условия запуска в любом канале) комбинации входных сигналов.

5 равления по команде, приходящей по шине

10 1, Во время регистрации при выработке сигнала установки комбинационной схемой

Комбинационная схема представляет собой постоянное запоминающее устройство.

Сигнал с выхода комбинационной схемы 18 поступает на вход установки элемента элемент памяти фиксирует это гостояние до окончания регистрации сигнала. Сигнал с выхода элемента памяти поступает на вход разрешения счета счетчика 20. При подготовке к регистрации сигнала в счетчик заносится код задержки, численно равный количествутактовчастоты отсчетов. B режиме регистрации сигнала счетчик работает в счетном режиме. При появлении сигнала разрешения начинается отсчет задержки в реверсивном направлении; При переходе счетчика через 0 на его выходе вырабатывается сигнал остановки блока многофазного генератора.

Аналого-цифровой преобразователь и соответствующие ему блок буферной памяти и блок совпадения образуют канал регистрации, На фиг, 1 изображены 2 канала регистрации: первый 6, 8, 10 и второй 7, 9, 11, Устройство работает следующим образом.

Устройство сбора данных может работать в нескольких режимах регистрации сигналов. При двух каналах регистрации устройство имеет следующие режимы работы: двухканальная регистрация, одноканальная регистрация с двойной частотой отсчетов, одноканальная регистрация повторяющихся сигналов с высоким разрешением по времени.

В режиме двухканальной регистрации при помощи распределителя 5 входы каждого аналого-цифрового преобразователя подключаются к выходам раэличйых согласующих блоков. Мультиплексоры 12 и 13 устанавливаются на пропускание одинаковой фазы тактовой частоты, Блок многофазного генератора программируется на установленную оператордм частоту отсчетов; блок запуска — на запуск по любой установленной оператором комбинации выполнения условий запуска в каналах. коды уровней запуска заносятся в блоки совпадения, Устанавливается требуемая задержка остановки регистрации после момента запуска в блок запуска. Устройства согласования программируются на требуе. мый коэффициент передачи. На управляю10

25

35

45

55 санный сигнал щем входе блока запуска устанавливаегсч сигнал, запрещающий запуск.

После этою по команде. приходящей по соединительной шине 1, посредством блока управления запускается блок многофазного генератора. При этом входные сигналы, приходящие на входы устройств согласования, усиливаются, преобразуются в цифровую форму в аналого-цифровых преобразователях и запоминаются в блоках буферной памяти. После заполнения всето объема блоков буферной памяти начинается их заполнение сначала, регистрация идет непрерывно, Значение установленной в блок запуска задержки сохраняется в ЭВМ цифрового анализатора и эта задержка отсчитывается ЭВМ, По окончании отсчета анализатор присылает команду разрешения запуска, по которой сигнал разрешения запуска поступает на управляющий вход блока 15 запуска. Это делается для того, чтобы к моменту окончания регистрации при любой задержке запуска блоки буферной памяти заполнились на всю свою глубину. В противном случае старая реализация сигнала может перемешаться с новой, После установления сигнала разрешения запуска блока запуска готов к работе и при выполнении условий запуска начинает отсчет задержки, По окончании отсчета задержки блок запуска останавливает блок многофазного генератора. Сигнал остановки генератора через блок управления передается на соединительную шину. Цифровой анализатор принимает этот сигнал и по неvy распознает, что устройство сбора данных окончило регистрацию, По этому сигналу

ЭВМ выдает команду, запрещающую запись данных в блоки буферной памяти. По этой команде блок управления выдает соответствующий сигнал на вход разрешения записи блоков буферной памяти, Блоки 12 и

13 коммутаторов поочередно устанавливаются на пропускание на выход информаци- онного сигнала, поступающего от блока управления, ЭВМ цифрового анализатора считывает коды отсчетов из блоков буферной памяти, При этом блоком управления вырабатываются синхронизирующие сигналы, которые подаются на вход синхронизацию блоков буферной памяти через блоки коммутаторов. На этом цикл регистрации заканчивается. Цифровой анализатор при помощи встроенной ЭВМ отображает запиВ режиме одноканальной регистрации с двойной частотой отсчетов распределитель подключает входы обоих аналого- цифровых преобразователей к выходу одного согласующего блока, блоки коммутаторов устанавливаются на пропускание противоположных фаз тактовой частоты, в блоки совпадени: заносятся одинаковые коды уровня запуска, блок запуска настраивается на запуск по комбинации ИЛИ выполнения условий запуска в каналах. Остальные установки не отличаются от предыдущего режима.

При регистрации сигнала поочередно работают два канала регистрации. Результирующая частота отсчетов в связи с этим в два раза выше частоты, вырабатываемой блоком многофазного генератора.

По окончании регистрации отсчеты по соединительной шине поступают в цифровой анализатор, который упорядочивает их во времени, обрабатывает и отображает.

Регистрация повторяющихся сигналов происходит за несколько циклов. Количество циклов равно количеству фаз, вырабатываемых блоком многофазного генератора.

При подготовке к регистрации распределитель подключает входы первого и второго аналого-цифровых преобразователей в выходу первого согласующего устройства, Блок совпадения первого канала программируется на запуск по совпадению кода отсчета и кода запуска. Блоки совпадения остальных каналов заполняются такими данными, чтобы выработка сигнала совпадения этими каналами регистрации была ис ключена. Блок запуска программируется на выработку сигнала запуска по логической комбинации ИЛИ выполнения условия запуска в каналах. При такой установке устрой-. ство сбора данных запрограммировано на запуск только по первому каналу, B блоке многофазного генератора устанавливается максимальная рабочая тактовая частота. Блоки коммутаторов программируются на пропускание одинаковых фаз тактовой частоты. Производится реГистрация сигнала, После ее окончания отсчеты сигнала переписываются в память анализатора, ЭВМ анализатора находит в массиве отсчетов момент запуска. По отсчетам, ближайшим к нему, находится направление изменения сигнала в момент запуска (фронт сигнала в .. момент запуска). Если этот фронт соответствует установленному операторов, отсчеты сигнала сохраняются в памяти анализатора.

На этом цикл регистрации заканчивается.

Если фронт сигнала не соответствует установленному, цикл регистрации повторяется снова.

Далее блок коммутатора первого канала регистрации программируется на пропускание фазы тактовой частоты, отличаЮщейся от фазы в остальных каналах на один шаг, Цикл регистрации повторяется. В следую1751683

Вхо ы зап ска

Выход

Примечания

Х

Х

Х

0

0

0 е

Х

Х

Х

Х

1 щем цикле регистрации фазы тактовой частоты устанавливаются отличающимися на два шага. После окончания всех требуемых циклов регистрации в памяти анализатора будет находиться несколько последова- 5 тельностей выборок(сигнала, Отсчеты с. . одинаковыми номерами в разных последовательностях соответствуют фазам сигнала, отличающимися друг от друга на шаг изменения фазы в сетке блока многофазного гене- 10 ратора. Жесткая привязка фаз тактовой частоты к сигналу обеспечивается тем, что первый канал регистрации работает как канал синхронизации и запуск происходит только тогда, когда напряжение входного 15 сигнала в момент синхронизации (в момент прихода импульса тактовой частоты на первый аналого-цифровой преобразователь) равно установленному уровню запуска, 3BM анализатора упорядочивает отсче- 20 ты ho времени и формирует одну результирующую реализацию сигнала, с интервалом дискретизации

1/FN, где F — частота отсчетов; 25 и — количество фаэ блока многофазного генератора, Формула изобретения

Устройство сбора данных для цифрово- 30

ro анализатора сигналов, содержащее два согласующих блока, первые входы которых являются входами устройства, вторые входы подключены к первому и второму входам блока управления, а выходы — к первому и вто- 35 рому входам распределителя, третий вход которого связан с третьим выходом блока управления, а выходы — с аналоговыми входами

Вход разре- Вход выбошения за- ра логики пуска первого и втооого аналого-цифровых преобразователей, выходы которых подключены к соответствующим входам двух блоков буферной памяти, выходы которых связаны с соединительной шиной, подключенной к блоку управления, четвертый выход которого подключен к первому входу блока многофазного генератора, выходы которого связаны с соответствующими входами двух блоков коммутаторов, управляющие входы которых подключены к пятому и шестому выходам блока управления соответственно, а выходы — к синхрониэирующим входам первого и второго аналого-цифровых преобразователей и буферной памяти соответственно, седьмой выход блока управления подключен к управляющим входам блоков буферной памяти, отличающееся тем, что, с целью повышения разрешающей способности по времени при регистрации повторяющихся сигналов, в него введены два блока совпадения, информационные входы которых подключены к выходам первого и второго аналого-цифровых преобразовате- лей соответственно; а управляющие входы — к первому управляющему выходу блока упоавления и блока запуска, первый и второй входы которого подсоединены к выходам первого и второго блоков совпадения, тактовый вход которого подключен к выходу первого блока коммутатора, а управляющие входы — к второму управляющему выходу блока управления, восьмой выход которого подключен к одному из входов каждого коммутатора, причем эти входы отключены от блока многофазного генератора, второй вход которого связан с выходом блока запуска и входом блока управления.

Запуск запрещен

Условия запуска выполненны во всех каналах

Нет запуска

Нет запуска

Условия запуска выполнены в одном канале

То же

Нет зап ска

1751683

1751683

Составитель

Техред M.Ìîðãåíòàë

Корректор Т.Вашкович

Редактор А.Лежнина

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Заказ 2688 Тираж Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5