Частотно-импульсное дифференцирующее устройство

Авторы патента:

G06F7/62 - с выполнением операций путем подсчета суммарного количества импульсов

Изобретение относится к области автоматики и вычислительной техники, в частноL сти к устройствам дифференцирования частотно-импульсных сигналов. Цель изобретения - повышение точности дифференцирования частотно-импульсных сигналов. Частотно;импульсное дифференцирующее убтройство содержит блок 1 сложения-вычитания , блок 2 вычитания, первый реверсивный счетчик 3, первый двоичный умножитель 4, первый и второй делители 5, 6 частоты, второй реверсивный счетчик 7 и второй двоичный умножитель 8, соединенные между собой функционально. Ff(T). Ј,в &V «« ел С 3 ел ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s G 06 F 7/62

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (2 1) 4879747/24 (22) 02 11.90 (46) 30.07.92. Бал. ЬЬ 28 (72) Д.H. Голи нс к ий. В.М.Дел и к, А.Н.

Пахомов и А, И. Фесенко (56) Авторское свидетельство СССР

М 622110, кл. G 06 G 7/18, 1977.

Авторское свидетельство СССР

М 875400, кл. G 06 F 7/62; 1980. (54) ЧАСТОТНО-ИМПУЛЬСНОЕ ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к области авто-. матики и вычислительной техники, в частно„„!Ж „„1751755 А1 сти к устройствам дифференцирования частотна-импульсных сигналов, Цель изобретения вЂ” повышение точности дифференцирования частотно-импульсных сигналов, Частотно-импульсное дифференцирующее устройство содержит блок 1 сложения-вычитания, блок 2 вычитания, первый реверсивный счетчик 3, первый двоичный умножитель 4, первый и второй делители 5, 6 частоты, второй реверсивный счетчик 7 и второй двоичный умножитель 8, соединенные между собой функционально.

1 ил. (.

F и

1751755

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам дифференцирования частотноимпульсных сигналов, Известно частотно-импульсное дифференцирующее устройство, содержащее блок сложения-вычитания, реверсивный счетчик импульсов, двоичный умножитель частоты и делитель частоты.

Недостатками данного устройства я вляIoTc$I пониженная чувствительность при высоких значениях опорной частоты и низкая помехоустойчивость.

Наиболее близким к предлагаемому является частотно-импульсное дифференцирующее устройство, содаржащее блок сложения-вычитания, подключенный первым входом к входу дифференцируемой частоты устройства, а выходом вЂ” к первому входу блока вычитания и суммиру ощему входу реверсивного счетчика, соединенного выходами разрядов с первой группой входов двоичного умножителя, а вычитающим входом вЂ” с входом импульсов опорной частоты устройства, вторым входом блока Вычитания и входом первого. делителя частоты, выходы разрядов которого подключены к второй группе входов двоичного умножителя, причем выходы блока вычитания явля отся выходами устройства, второй делитель частоты, соединенный входом с вь ходом двоичного умно>кителя, а выходом вЂ” с вторым.входом блока сложения-вычитания, Недостатком известного устройства является пониженная точность дифференцирования при воздействии помех, Цель изобретения вЂ” I,звышение точности дифференцирования.

Поставле>«ная цель достигается тем, что в частотно-импульсное д «< ференц««ру«огцее устройство, содержащее блок сложения-вычитания, подкл«оченный первым входом к входу дифференцируемой частоты устройства, в выходом вЂ” к суммируощему входу реверсивного счетчика, соединенного выходами разрядов с первой группой входов двоичного умножителя, а вычита«ощим входом вЂ” с входом импульсов опорной частоты устро1«ства, вторым входом блока вычита" ния и входом первого делителя частоты, выходы разрядов которого подключены к второй группе входов двоичного умножителя, причем выходы блока Вычитания явля«отся выходами устройства, вход второго делителя частоты соединен с выходом двоичного умножителя, а выход вЂ” с вторым входом блока сложения-вычитания, дополнитсльно введены второй умножитель частоты и второй реверсивный счетчик, суммирующий вход которого соединен с сумми%I рующим входом первого реверсивного счет " чика и выходом блока сложения-вычитания, а вычитающий вход подключен к выходу второго умножителя частоты и первому входу

5 . блока вычитания, причем выходы разрядов .. второго реверсивного счетчика соединены с первой группой входов второго умножителя частоты, вторая группа входов которого подключена к выходу первого делителя частоты

10 и к второй группе входов первого умножителя частоты.

На чертеже представлена блок-схема частотно-импульсного дифференцирующего устройства., 15 Устройство содержит блок 1 сложениявычитания, подключенный первым входом к шине ввода дифференцируемой частоты

Гх(т), блок 2 вычитания, реверсивный счетчик 3, суммиру«ощий вход которого соеди20 нен с выходом блока 1 сложения-вычитания.

Счетчик 3 соединен выходами разрядов с первой группой входов двоичного умножителя 4, а вычитающим входом вЂ” с входом импульсов опорной частоты F<, вторым вхо25 дом блока 2 вычитания и входом первого делителя 5 частоты, В ыходы разрядов делителя 5 подключены к второй группе входов двоичны>< умножителей 4 и 8, выход умножителя 4 через второй делитель 6 частоты сое30 динен с вторым входом блока 1 сложения-вычитания, второй реверсивный счетчик 7 суммирующим входом соединен с суммиру«ощим входом первого счетчика 3, а вычита«огцим входом вЂ” с первым входом бло35 ка 2 вычитания и В61хороМ второго QBOM II to го умножителя 8, Выходы разрядог. делителя 5 так>ке подключены к второй группе входов двоичного умножителя 8, Счетчик

7 соединен выходами разрядов с первой

40 группой входов двоичного умножителя 8.

Выходы блока 2 вычитания являются I3bl><одами устройства, Устройство работает следующим обраЗОМ.

45 В исходном состоянии счетчик 3 обнулен, Входная дифференцируемая частота

Fx(z ) поступает на первый вход блока 1, содержащего узлы суммирования и вычитания частот Частота Fg на выходе блока 1

50 определяется соотношением

Г2(р)=- (P)+F (P)-F «(P), где F «(P) вЂ” выходная частота делителя 6, Р вЂ” оператор преобразования Лапласа;

"(р) о"" р где N(P) вЂ” код числа в счетчике 3;

N вЂ” коэффициент пересчета в счетчике

1751755

К вЂ” емкоСть делителя 6 частоты, Так как текущее значение кода в счетчике 3 определяется соотношением

М(Р) = вЂ” "(Г (Р) вЂ” вЂ” о), можно записать

Fx(P) = ° вЂ” (Fz(P) вЂ” вЂ” )

Fo 1 Fo

ИК Р или

Fz(P) = вЂ” + вЂ” вЂ” F,(Р), Fo NmK

Счетчик 7 и умножитель 8 образуют следящую систему с передаточной функцией

W(P) + +„„„

2", где Т =

n вЂ” число разрядов счетчика 7.

На первый вход блока вычитания 2 поступает частота Fa{P)=Fz(P)W(P) или

"о P Nm K

"< ) -ггт вЂ” + вЂ”.тг+1г "

После затухания переходных процессов (я рабочем режиме) можно записать c учетом т "-при P- o

Fo Fo

Р Тр+1 Р

Поскольку на выходах блока 2 вычитания формируется разность между частотами

Еэ и Ро, то частота Fz(г } на выходах блока

2 в рабочем режиме определяется выражением вида

Nm К б Гх 7)

Fo Тр+1) dt т.е. дифференцирующее устройство является дифференцирующе-сглаживающим устройством первого порядка, Изменением емкости делителя 6 можно в широких пределах изменять чувствительность устройства.

Таким образом, изображение позволяет повысить точность дифференцирования

Составитель В.Гусев

Техред M.Ìîðãåíòàë

Корректор О.Густи

Редактор А.Orap

Заказ 2692 . Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101.

40 при воздействии помех на устройство и входную частоту Fx{ r), Формула изобретения

Частотно-импульсное дифференцирующее устройство, содержащее блок сложения-вычитания, блок вычитания, первый реверсивный счетчик, первый двоичный умножитель и первый и второй делители частоты, причем информационный вход устройства соединен с входом сложения блока сложения-вычитания, выход которого соединен с входом сложения первого реверсивного счетчика, вход вычитания которого соединен с входом импульсов опорной частоты устройства, входом первого делителя частоты и первым входом блока вычитания, первый и второй выходы которого являются выходами устройства, разрядные выходы первого реверсивного счетчика соединены соответственно с входами первой группы первого двоичного умножителя, входы второй группы которого соединены соответственно с разрядными выходами первого делителя частоты, а выход первого двоичного умножителя соединен с входом второго делителя частоты, выход которого соединен с входом вычитания блока сложения-вычитания, о т л и ч а ю щ е е с я тем, что, с целью повышения точности дифференцирования частотно-импульсных сигналов, в устройство введены второй реверсивный счетчик и второй двоичный умножитель, причем разрядные выходы первого делителя частоты соединены соответственно с входами первой группы второго двоичного умножителя, входы второй группы которого соединены соответственно с разрядными выходами второго реверсивного счетчика, вход вычитания которого соединен с выходом второго двоичного умножителя и с вторым входом блока вычитания, а вход сложения второго реверсивного счетчика соединен с выходом блока сложения-вычитания..

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке устройств частичного регулирования скорости вращения ротора электродвигателя

Распределитель импульсов // 1702396

Изобретение относится к вычислительной технике и может использоваться в разработках аппаратуры вычислительной техники

Устройство для выделения и вычитания первого импульса из последовательности импульсов // 1686441

Изобретение относится к вычислительной технике и может быть использовано в устройствах синхронизации вычислительных систем

Устройство для выделения и вычитания первого импульса из последовательности импульсов // 1679485

Устройство для сложения // 1672447

Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки информации

Устройство цифровой аддитивной коррекции частотно- импульсного сигнала // 1667063

Изобретение относится к автоматике и вычислительной технике и может быть применено в качестве корректора частотно-импульсных последовательностей с использованием машинных чисел в системах автоматического регулирования

Устройство алгебраического суммирования частотно-импульсных сигналов // 1665357

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве элемента системы автоматического регулирования

Частотно-кодовое вычитающее устройство // 1644138

Изобретение относится к автоматике и вычислительной технике и может быть использовано в реверсивных следящих системах дискретного типа

Устройство для получения разностной частоты двух импульсных последовательностей // 1633398

Изобретение относится к вычислительной технике и может быть использовано в информационно-и меригепьньгх и управляют системах с частотно-импульсной входной информацией

Арифметическое счетное устройство // 1628063

Изобретение относится к вычислительной технике и может быть ис//-И й П- дио ОЙиссЪЪШ пользовано в устройствах обработки информации в двоично-десятичной системе счиления

Реверсивный счетчик импульсов с переменным модулем счета // 2179784

Изобретение относится к вычислительной технике и может быть использовано в синтезаторах частот и цифровых устройствах фазовой синхронизации

Множительно-делительное устройство // 2222042

Преобразователь параллельного двоичного кода в число- импульсный код // 1793439

Сумматор-вычитатель частотно-импульсных сигналов // 1807483

Изобретение относится к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управляющих системах

Способ оптимизации структуры устройства // 2571537

Изобретение относится к контрольно-измерительной технике и может быть использовано при проектировании устройств неразрушающего контроля, оценки и прогнозирования состояния объектов, конструкций и инженерных сооружений в течение всего периода их эксплуатации. Технический результат изобретения, состоящий в оптимизации структуры устройства, достигается за счет способа оптимизации структуры устройства. Изобретение уменьшает энергопотребление устройства и/или стоимость путем сокращения структурной избыточности. Указанная задача решается путем представления устройства в виде графа и поиска на нем кратчайших путей по выбранному критерию оптимизации, учитывающему энергопотребление и/или стоимость функциональных элементов. 7 ил.