Устройство для контроля тестопригодных программ

 

союз советских социАлистических

РЕСПУБЛИК (я)5 G 06 F 11/28 ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Ф

Ою

° ° е

25

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

1 .: (21) 4861969/24 (22) 21.08.90 (46) 30;07.92. Бюл, й. 28 (71) Конструкторское бюро электроприборостроения (72) А.B.Áåê, M.А,Чернышов, B,С.Харченко, Н.В.Седых, Г.Н.Тимонькин и С.Н.Ткаченко (56) Авторское свидетельство СССР

34 1305679, кл. G 06 F 11/00, 1988.

Авторское свидетельство СССР

Q 1140121, кл. 6 06 F 11/00. 1985.,5U„„1751767 А1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ТЕСТОПРИГОДНЫХ ПРОГРАММ (57) Изобретение относится к области вычислительной техники и может быть использовано при разработке средств контроля и отладки программно-технических комплексов. Цель — повышение оперативности контроля, Устройство содержит коммутатор адреса 1, регистр адреса 2, блок памяти 3 контрольных кодов, блок памяти 4 программ, элементй И 5, 6, регистр сдвига 7, 1751767

Стоит в уменьшении времени контроля за счет обеспечения перехода по дополнительмультиплексор 8 логйческих условий. элементы ИЛИ 9, 10, коммутатор условия 11, регистр контроля 12, блок сравнения 13, триггер 14 задания режимов работы, элементы И 15. 16. Сущность изобретения соным логическим условиям в процессе контроля. 7 ил.

Изобретение относится .к автоматике и: ". выполнйть за 27 тактов. Введем логические вычислительной технике и может быть ис- условия zr1,.тг2. Тогда алгоритм выполне- пользовано при разработке средств контро-. ния данной программы будет описываться ля и отладки сложных программно- так; технических комплексов; . 5: А1 *.A2X1 ) АЗА Ф Х2 3 АМаАт itif )

Известно устройство для контроля про- . Ав f ХЗ1 АОА10 л;1 4 А11ьЛ* грамм, содержащее блок памяти, регистры, 1 A 2A13A14:

1 мультиплексоры, счетчик коммутатор адре-, При задании последовательности услоса; генератор; триггер, элементы И. ИЛИ. вий Х1 =1, X2 = 1, л1 = 1, Х2 = О, X3 = 1, x1 =

Недостатком этогоустройства является 10 О, л2 = 1, Хз = О, Х1 - О обеспечивается низкая достоверность контроля. . полный; практически бесповторный переИзвестно устройство управления с кон- бор всех ветвей программы, что соответстхропеМ, содержащее блок постоянной памя- вует 14 тактам выполнения программы ти, регистры адреса и микроопераций, контроля, Реализацию данного способа выкоммутатор адреса; мультиплексор логиче- 15 полненйя программы контроля можно выских условий, триггер пуска, генератор так- полнить путем введения дополнительных товых импульсов, триггер ошибки, элемент аппаратных средств, обеспечивающих заНЕ и элемент ИЛИ : -. -:::.- :: .;:, . . . дание различйых- логических условий проНедостатком прототипа является боль- - хождения программы контроля; сравнение шое время контроля. обусловленное отсут- 20 результатов контроля с эталоном; реализаствием средств выбора кратчайшего циюдвухрежимов работыустройства."Конмаршрута прохождения программы контро-:: троль" и "Управление": определение ля; что приводит к многократйому прохож- результатов контроля путем реализации выдению линейных участков программы..:: ходов "Норма", "Не норма" контроля, опреДанное устройство обладает существенной 25 деление конца программы контроля для временной избыточностью при реализации осуществления наладки программ. койтроля программ. -.,.:. -:,: ".,-:.-.,.", .... Сущность изобретения реализуется за

Целью изобретения является повыше- счет совокупности следующих конструктивние оператйвйости контроля. ::- = :--:: . ных признаков (новых элементов и новых

Сущность изобретения состоит в умень- 30 связей); шении времени контроля путем введения : .-,.- :::, введенйе блока памяти контрольных аппаратных и программных средств, обес- кодов позволяет формировать код эталона печивающих механизм перехода по "допол- -. результатов контроля и код заданных услонительным логическим условиям в процессе вий контр0ля. - . 35 " введение первого элемента И позволяРассмотрим программу; опиСИйаемую ет обеспечить запись кода заданных услоследующей ЛСА.. ; .:- .:". " . вий, поступающего из блока памяти

A *** A2X)t A3Xgt А А А7 J+*A1o>*A<4: контрольных кодов в сдвигающий регистр .

1 2 ++ *

4 А12А13 со1*; б АаХ3 t Ая со**; - по заднему фронтутактового импульса т ;

I М1А2 .cd * "; .: . 40 введение второго элемента и позволяе г

3 где А — Оператор команд (микрокоманд); обеспечить сдвиг информации. записанный: ... XXi — проверяемые логические усло- в сдвигающий регистр rio приходу единичвия; ....:.:; -. - ":..-:. ::..:." : — .. ного сигнала с первого элемента ИЛИ по

Ф вЂ” переход при-невыполнении логиче-- заднему фройту тактового импульса r<, ского условия (цифра сверху указывает :Введение сдвигающего регистра позвоточку перехода к следующей мйкрокоман- ляет формировать единичный или нулевой де);:,. :,.:- " 5 сигнал в завйсимости от кода задержки усв-.;безусловный переход. ловий на вход коммутатора условий;

Прф4рамму контроля для данного алго- введение коммутатора условия позворитмафуФ олном переборе ветвей можно ляет формировать единичный или нулевой

1751767 сигнал s зависимости от поступающих на

его входы сигналов с мультиплексора логических условий, триггера задания режимов 5 работы, первого элемента ИЛИ и сдвигающего регистра; введение блока сравнения позволяет сравнить код эталона, поступающего с блока памяти койтрольных кодов, с кодом ре- 10 эультатов контроля, поступающего с . регистра контроля; введение триггера задания режимов ра. боты устройства позволяет выбрать режим . работы устройства управление" или "Контроль"; ., 5 .: введение третьего и четвертого элемента И позволяет определить "Норму" контроля при совпадении кодограмм в блоке сравнения и "Не норму" контроля, при их несовпадении, " " .. -::: —: -: 10

На фиг.1 показана функциональйая схема устройства для контроля тестопригодных программ; на фиг,2 — граф-схема первой преобразованной контролируемой программы; на фиг,3, 4 —. граф-схемы второй 15 контролируемой программы до и после преобразования с дополнительно введенными условиями; на фиг,5 — функциональная схема регистра контроля; на фиг.6 — временные диаграммы работы регистра контроля; на 20 фиг.7 — временные диаграммы работы устройства для контроля тестопригодных ripo грамм.

YcTpoAcTBQ (фиг.1) co+epRNT коммута. тор 1 адреса. регистр 2 адреса, блок 3 памя- 25 ти контрольных кодов с полями разрядов эталона 3.1, кода заданных условий 3.2, блок 4 памяти программ с полями кода микроопераций 4.1, кода логических условий

4.2, кода адреса 4.3, первый 5 и второй 6 элементы И, сдвигающий регистр 7, мультиплексор 8 логических условий, первый 9 и второй 10 элементы ИЛИ, коммутатор 11 условия, регистр 12 контроля, блок 13 сравусловий второй вход 20 тактовых импульсов (х ), выход 21 микроопераций устройст- 40 ва (в том числе выход конца программы

21.1), вход 22 сигнала контроля; вход 23 сигнала выполнения управления, выход 24 сигнала "Норма" устройства, выход 25 сигнала "Не норма" устройства, "- 45

Коммутатор 1 адреса предназначен для передачи на вход регистра 2 адреса либо кода операций, поступающего на вход блока 4.памяти программ, либо адреса очередной микрокоманды, поступающего с нения, триггер 14 задания режимов работы, 35

: третий 15 и четвертый 16 элементы И, вход

17 кода операций, первый вход 18 тактовых импульсов (х ). вход 19 кода логических адресного выхода 4.3 блока 4 постоянной памяти, Коммутация кода операции на вход регистра 2 адреса осуществляется при единичном сигнале 21.1, поступающем на управляющий выход коммутатора 1 адреса с выхода регистра 12 контроля, При нулевом сигнале на управляющем входе коммутатора 1 адреса он передает на вход регистра 2 адреса адрес очередной микрокоманды микропрограммы.

Регистр 2 адреса предназначен для хранения адреса очередной микрокоманды, который поступает на его информационный вход с выхода коммутатора 1 адреса. Запись очередного адреса в регистр 2 осуществляется по заднему фронту тактового импульса, поступающего на синхровход регистра 2 адреса, .

Блок 3 памяти контрольных входов предназначен для хранения микропрограмм, Поле 3.1 блока 3 памяти контрольных кодов служит для храйения кода эталона, Поле 3.2 блока 3 памяти контрольных кодов служит для хранения кода заданных условий.

Блок 4 памяти программ предназначен для хранения кодов микрокоманд. Поле 4.1 блока 4 памяти программ служит для хранения кода микроопераций, Поле 4,2 блока 4 памяти программ служит для хранения кода логических условий. Поле 4,3 блока 4 памяти программ служит для хранения кода адреса следующей микрокоманды, Первый элемент И 5 предназначен для подачи сигнала на запись информации в сдвигающий регистр 7 по приходу тактовых импульсов х1, единичного сигнала 22 "Контроль" и единичного сигнала 21,1 "Конец программы" на его входы;

Второй элемент И 6 предназначен для" подачи сигнала на сдвиг информации в сдвигающем регистре 7 по приходу тактовых импульсов х1, единичного сигнала 22

"Контроль" и единичного сигнала. поступающего с элемента ИЛИ 9, Сдвигающий регистр 7 предназначен для хранения кода заданных условий, который поступает на его информационный вход с выхода блока 3 памяти контрольных кодов.

Запись кода заданных условий в сдвигающий регистр 7 осущег вляется по заднему фронту единичного импульса, поступающего на вход С1 сдвигающего регистра 7 с выхода элемента И 5. Сдвиг информации в сдвигающем регистре 7 осуществляется при поступлении единичного сигнала с выхода элемента И 6 на вход С2 сдвигающего регистра 7.

1751767

Мультиплексор 8 логических условий служит для выделения значения того логического условия из поступающих íà его информационный вход, номер которого указан в коде логических условий, поступающем с выхода 4.2 блока 4 программ.

Элемент ИЛИ 9 служит для выдачи сигнала на первый вход первого элемента И, коммутатора условия 11 и на вход элемента

И 6 при наличии кода логических условий в поле 4.2 кода логических условий блока 4 памяти программы.

Элемент ИЛИ 10 служит для осуществления модификации младшего разряда адреса следующей мякрокоманды в зависимости от выходного сигнала коммутатора 11 условия, Коммутатор 11 условия предназначен для передачи на вход элемента ИЛИ 10 управляющего сигнала на модификацию младшего разряда адреса следующей микрокомэнды, Регистр 12 контроля предназначен для хранения кодов микроопераций, поступающих на его информационный вход с выхода

4,1 блока 4 памяти программ, Запись кода микроопераций в регистр 12 контроля осуществляется по заднему фронту тактового импульса т,поступающего нэ синхровход регистра 12 контроля с входа 20, Функциональная схема регистра контроля изображена на фиг.5. На каждый разряд вводимой информации используется синхронный JK-триггер. Нэ каждый из Vвходов регистра контроля поступает единичный разрешающий сигнал с триггера 14 при выполнении программы "Контроль", причем единичный V-сигнал и сигнал с 0 разряда микрооперэций выхода 4,1 блока 4 постоянной памяти поступают на схему 28 сравнения по модулю два, откуда результирующий сигнал поступает на К-вход триггера 27, Синхроимпульсы г с входа 20 поступают на С-вход триггера 27. В свою очередь, сигнал с одного разряда D> микроопераций также поступает и на J-вход тригге ра. В реме н ная диаграмма работы

JK-триггера приведена на фиг,6, Предположим, что на схему сравнения по модулю 2 поступил единичный сигнал 01 и единичный сигнал V, единичный сигнал D> поступил также на J-вход. триггера. Тогда от схемы сравнения по модулю 2 поступит единичный сигнал на К-вход триггера. Триггер установится в единичное состояние, Когда на входе D> будет нулевой сигнал, который поступит на схему сравнения по модулю 2 и на J-вход триггера, тогда на К-вход с выхода схемы сравнения по модулю 2 по10

25 дении кодограмм в блоке 13 сравнения при

55 ступит нулевой сигнал и триггер останется в единичном состоянии. Когда на входе будет единичный сигнал, триггер изменит свое состояние на противоположное, Блок 13 сравнения предназначен для сравнения кодов, поступающих на вход блока 3 памяти контрольных кодов (кодограммы эталонной микрокоманды) и из регистра контроля 12 (кодограммы формируемой фактической контрольной микрокоманды), Триггер 14 задания режимов работы предназначен для управления работой схемы контроля. Он устанавливается в единичное состояние при поступлении единичного сигнала "Контроль" на вход 22 и в нулевое состояние по приходу сигнала "Управление" на вход 23. Единичный сигнал на выходе триггера 14 разрешает функционирование регистра 12 контроля, элементов

И 5, 6, 15, 16 и коммутатора 11 условия в режиме "Контполь".

Третий элемент И 15 предназначен для формирования сигнала "Норма" при совпапоступлении единичных сигналов 21.1 "Конец команды" и "Контроль", Четвертый элемент И 16 предназначен для формирования сигнала "Не норма" при несовпадении кодограмм в блоке 13 сравнения при поступлении единичных сигналов

21.1 "Конец команды" и "Контроль", Предлагаемое устройство работает следующим образом.

В исходном состоянии все элементы памяти установлены в "0". В единичном состоянии находится только один триггер регистра 12 контроля, с которого единичный сигнал поступает на вход коммутатора 1 адреса, коммутатора 11 условия, элементов И

5, 15, 16. На входе 17 кода операций устройства устанавливается код операции, являющийся адресом начала программы.

В устройстве реализуются два режима работы: "Управление" и "Контроль". Эти режимы работы устройства задаются входом

22 "Контроль" и входом 23 "Управление".

При выполнении режима "Управление" сигнал с входа 23 "Управление" устанавливает триггер 14 задания режимов работы в нулевое состояние, который блокирует работу сдвигающегося режима 7, коммутатора

11 условия. По заднему фронту тактового импульса т, поступающего с входа 18 на .: синхровход регистра 2 адреса. в регистр адреса заносится код операции с входа 17 через вход коммутатора 1 адреса, С выхода регистра 2 адреса код поступает на вход блока 4 памяти программ, Блок 4 памяти программ представляет собой блок памяти

1751767

10 его выходе будет единичный сигнал, кото25 рый поступает на вход коммутатора 11 усло30

40

50 статического типа, информация на входах которого присутствует в течение всего времени наличия адреса микрокоманды на

его входе. По заднему фронту тактового импульса т, поступающего с входа 20 на синхровход регистра 12 контроля, в регистр 12 контроля записывается код микрооперация с выхода 4.1 блока 4 памяти программ. Код микрооперации, записанный в регистр 12 контроля, поступает на выход 21 микроопераций устройства. С выхода 4,2 блока 4 памя-и программ формируется код логических условий, указывающий на наличие микрокоманд ветвления, который поступает на адресный вход мульти- 1 плексора 8 логических условий, где является адресом для выбора заданных логических условия, поступающих на мультйплексор 8 с входа 19 устройства. Сигнал с выхода мультиплексора 8, соответствую- 2 щий выбранчому логическому условию, поступает на первый вход коммутатора 11 условия. При поступлении единичного сигнала с мультиплексора 8 логических условий на вход коммутатора 11 условия и нулевого сигнала с выхода триггера 14 задания режимов работы на инверсный вход коммутатора

11 условия коммутатор 11 условия формирует единичный сигнал на вход второго элемента ИЛИ 10, на вход которого с выхода 4.3 блока 4 памяти программ поступает код младшего разряда адреса, что позволяет модифицировать код адреса следующей микрокоманды устройства. С выхода 4.3 блока 4 памяти программ и выхода второго элемента ИЛИ 4 на второй информационный вход коммутатора 1 адреса поступает код адреса следующей микрокоманды. который через коммутатор 1 адреса поступает на вход регистра 2 адреса, с выхода регистра 2 адреса на вход блока 4 памяти программ, являясь адресом следующей микрокоманды. При окончании выполнения заданной программы на выходе 21,1 регистра контроля формируется сигнал "Конец 4 программы", который поступает на выход 26 устройства, При выполнении устройством режима

"Контроль" сигнал с входа 22 "Контроль", устанавливает триггер 14 задания режимов . работы в единичное состояние, который еди. ничным сигналом подготавливает к работе регистр 12 контроля, коммутатор 11 условия.

По заднему фронту тактового импульса Ф1, поступающего с входа 18 на синхровход 5 регистра 2 адреса, в регистр 2 адреса заносится код операции с входа 17 через вход 1 коммутатора адреса. Далее этот код записывается в блок 4 памяти программ.

В свою очередь, код операции с входа

17 поступает в блок 3 памяти контрольных кодов, который является блоком постоянной памяти статического типа и íà его выходах информация присутствует в течение всего времени наличия кода операции на его входе.

По заднему фронту тактового импульса тр, поступающего с входа 20 на синхровход регистра 12 контроля, в регистр 12 контроля записывается код микрооперации с выхода

4,1 блока 4 памяти программ, С выхода 4.3. блока 4 памяти программ формируется код адреса следующей микрооперации, которой через вход 1 коммутатора адреса записывается в регистр 2 адреса, ч о, в свою очередь, позволяет последовательно циклически отрабатывать заданную программу контроля.

На выходе 4.2 блока 4 памяти программ формируется код логических условий, который поступает на вход первого элемента

ИЛИ 9. Если на вход первого элемента ИЛИ

9 поступит признак команды ветвления, на вия и на вход второго элемента И 6.

По тактовому импульсу ti, поступающему с входа 18 на вход первого элемента И 5, при наличии на его входах единичного сигнала "Конец программы" с выхода 21.1 регистра 12 контроля и единичного импульса с выхода триггера 14 задания режимов работы, с выхода первого элемента И 5 на первый синхровход сдвигающего регистра 7 поступает единичный сигнал, по которому в сдвигающий регистр 7 записывается код траектории программы (значения логических условий л, Хп,фиг,4) с выхода 3, 2 блока

3 памяти контрольных кодов.

По следующему тактовому импульсу а, поступающему с входа 18 на вход второго элемента И 6; при наличии на его входах единичного сигнала с триггера 14 задания режимов работы и единичного сигнала с выхода первого элемента ИЛИ 9 (при наличии признака микрокоманды ветвления), с выхода второго элемента И 6 на второй синхровход сдвигающего регистра 7 поступает единичный сигнал, по которому происходит сдвиг информации, записанной в сдвигающий регистр 7, и на его выходе формируется сигнал, соответствующйй записанному очередному коду задайно о логического условия Х или л;, при его выполнении — "1", при невыполнении — "0". Этот сигнал поступает на вход коммутатора 11 условия. В соответствии с сигналами. поступающими на вход коммутатора 11 условия с выхода первого элемента ИЛИ 9, сдвигающего регистра 7, 1751767

12 триггера 14 задания режимов работы, с выхода коммутатора условия 11 формируется сигнал на входе второго элемента ИЛИ 10, куда также поступает код младшего разряда адреса следующей микрокоманды с выхода

4.3 блока 4 памяти программ для модификации младшего разряда кода адреса следующей микрокоманды. Модифицируемый младший разряд кода адреса следующей микрокоманды с выхода второго элемента

ИЛИ 10 поступает на вход коммутатора 1 адреса в составе кода адреса следующей микрокоманды, По заднему фронту тактового импульса т,поступающего с входа 20 на синхровход регистра 12 контроля, по поступлении на его Ч-вход единичного сигнала с выхода триггера 14 задания режимов работы, на информационный вход регистра 12 контроля поступает информация с выхода 4,1 блока 4 памяти программ, На выходе регистра контроля формируется признак контроля, он может определяться например по формуле КП = Ki (фиг.5, 6). С выхода регистра

1=L1M

12 контроля кодограмма результата контроля поступает на выход 21 устройства, а также на вход блока 13 сравнения, где сравнивается с кодом эталона, который поступает на вход блока 13 сравнения с выхода 3.1 блока 3 памяти контрольных кодов. С выхода блока 13 сравнения формируется сигнал, который поступает на третий 15, четвертый 16 элементы И. При поступлении на вход третьего элемента И 15 единичного сигнала с триггера 14 задания условий работы и единичного сигнала с блока 13 сравнения при совпадении кодограмм по приходу единичного сигнала "Конец программ" с выхода 21.1 регистра 12 контроля (фиг.7) третий элемент И 15 формирует сигнал на выход 24 устройства "Норма" контроля, При несовпадении кодограмм в блоке 13 сравнения четвертый элемент И 16 формирует сигнал на выходе 25 устройства "He норма" контроля.

Выход 26 устройства является выходом сигнала "Конец программы", поступающего с последнего триггера регистра 12 контроля.

Зададим произвольную программу контроля, структура которой изображена на фиг,3. В данной программе указаны длины линейных участков (d1, d2...„бзо), которые будут пройдены за время (r1, t2, „„газо), заданы логические условия (Х1, Х2, ..., X11) прохождения программы. Рассмотрим маршруты, при которых обеспечивается минимально возможное повторное прохождение отдельных участков при выполнении программы контроля:

Н: Х1Х2 К;

Н: Х1X2 Хз К;

5 Н: Х1 Хг Хз Х4 Х6 Х6 К:

Н; X1X4X6X6X10К;

Н, Х1 Х4 Х6 Xg Х1о Х11 К;

Н: Х1Х4Х7Х8ХОХ11 К;

H, X1 Х4 ХУ Х8 Xg Х11 К;

10 где Н вЂ” начало маршрута контроля;

К вЂ” конец маршрута контроля,, 4 — если выполняется условие соответствующей ветви программы, будет равХ>- ным единице:

15 Хл — если не выполняется условие соответствующей ветви программы, Хп будет равным нулю.

Для минимально возможных повторений при прохождении участков программы

20 контроля введем дополнительные условия, которые обозначим л1, При введении дополнительных переходов (фиг.4) последовательность значений условий будет выглядеть следующим обраZ5 зом:

H: X1 Хг лг лз л6 л1 Хг Хз лг Хз Х1 Х4 Х6 Х6

Уй Х4 л4 Х7 Х8 Х6 л4 Х7 Х8 л5Х9 Х10 л6 Х6

Х10 Х11 Х9 Х11 К, Данный алгоритм контроля реализует30 ся в предлагаемом устройстве благодаря введению соответствующих технических средств..

Время выполнения программы контроля, реализованной предлагаемым устройст3 -> вом при tl =т, I = 1,30 уменьшается в 2,34 раза.

Формула изобретения

Устройство для контроля тестопригод40 ных программ, содержащее блок памяти программ, регистр адреса, коммутатор адреса, мультиплексор логических условий, регистр контроля, первый элемент ИЛИ, причем вход кода операций устройства и

"5 выход конца команды регистра контроля соединены соответственно с первым информационным и инверсным управляющим входами коммутатора адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с входом блока памяти программ, выходы разрядов адреса, кода логических условий и микроопераций блока памяти программ соединены соответственно с вторым ин55 формационным входом коммутатора адреса, с адресным входом мультиплексора логических условий и с информационным входом регистра контроля, выход которого является выходом микроопераций устройстI.

1751767 ва, вход логических условий устройства со- дом конца команды регистра контролч, реединен с информационным входом мульти- тий вход второго элемента И соединен с плексора логических условий, о т л и ч а ю - выходом первого элемента ИЛИ, выход перщ е е с я тем, что, с целью повышения вого элемента И соединен с входом записи оперативности контроля. в устройство вве- 5 сдвигающего регистра, выход второго эледены,блок памяти контрольных кодов, сдви- мента И соединен с входом сдвига сдвигаюгающий регистр; блок сравнения, щего регистра, выход сдвигающего коммутатор условия, триггер режима рабо- регистра соединен с вторым информационты, с первого по четвертый элементы И, вто- ным входом коммутатора условия, выход рой элемент ИЛИ, причем вход кода 10 коммутатора условия соединен с первым операций устройства соединен с входом входом второго элемента ИЛИ, второй такблока памяти контрольных кодов; выходы товый вход устройства соединен с синхровразрядов эталона и кода заданных условий -ходом регистра контроля, выход которого блока llBMATM контрольных кодов соедине- . является выходом микроопераций устройстны соответственно с первым информацион- .15 ва и соединен с вторым входом блока сравным входом блока:сравнения и с нения, выход которого соединен с вторым информационйым входом сдвигающего ре - входом третьего элемента И и с вторым ингистра, входы устройства "Контроль" и "Уп- . версным входом четвертого элемента И, выравление" соединены соответственно в ход последнего разряда регистра контроля первым и вторым входами триггера режима 20 соединен с третьими входами третьего и работы, выход которого соединен с первы- четвертого элементов И и является выходом ми входами с первого по четвертый элемен- "Конец программы" устройства, выход тов И, прямым и инверсным уйравляющими третьего элемента И является выходом входами коммутатора условия, с разрешаю- "Норма" устройства, выход четвертого элещим входом регистра контроля, выход муль- 25 мента И является выходбм "He норма" усттиплексора логических условий соедийен с ройства, выход кода "Логических условий первым информационным входом коммута- блока памяти программ соединен с группой тора условий, выход первого элемента ИЛИ входов первого элемента ИЛИ, модифицисоединен с вторым информационным вхо- руемый разряд блока памяти программ соедом коммутатораусловия, первыйтактовый ЗО динен с вторым входом второго элемента вход устройства соединен с вторыми входа- ИЛИ, выход которого соединен с разрядом ми первого и второго элементов И, третий второго информационного входа коммутавход первого элемента И соединен с выхо«торч адреса.

1751767

1751767

Ggy

1751767

1751767 !

Составитель Н. Седых

Редактор M. Циткина Техред М;Моргентау - Корректор С. ЛиФиФ

Заказ- 2693: Тираж: —,. -, .:,. Подписное

ВНИИПИ Государственного койитетв по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/б

Производственно-издательбкиФ коы5инат "Патент", г. Ужгород, улХагарина, 101

Ф