Устройство для преобразования знакоразрядного кода в дополнительный двоичный код

 

Изобретение относится к вычислительной технике и может быть использовано в кодирующих устройствах, а также в цифровых моделирующих и вычислительных системах как общего, так и специального назначения. Цель изобретения - повышение быстродействия. Устройство содержит группу элементов И 1, группу элементов И- ИЛИ 2, первую и вторую группы элементов НЕ 3 и 4, группу элементов ИЛИ 5.3 табл., 1 ил.

СОЮЗ C0ВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (3 9) (! I) (я)5 Н 03 М 9/00

ОПИСАНИЕ ИЗОБРЕТЕН

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ вел ур.-(21) 4797861/24 (22) 01.03,90 (46) 07.08,92, Еюл. № 29 л . — —, ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР . (71) i-научно-производственное обьединение

"Орион" (72) М.B,Êîýûðüêîâà, А.Н.Кошарновский и

А,Д,Марковский (56) Авторское свидетельство СССР

¹ 1162052, кл. Н 03 М 7/00, 1984, Авторское свидетельство СССР № f522412, кл. Н 03 М 9/00, 1988.

Авторское свидетельство СССР № 1113796, кл. Н 03 M 9/00, 1983. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЗНАКОРАЗРЯДНОГО КОДА ВДОПОЛHNTE JlhHblA ДВОИЧНЫЙ КОД (57) Изобретение относится к вычислительной технике и может быть использовано в кодирующих устройствах, а также в цифровых моделирующих и вычислительных системах как общего, так и специального назначения. Цель изобретения — повышение быстродействия, Устройство содержит группу элементов И 1, группу элементов ИИЛИ 2, первую и вторую группы элементов

HE 3 и 4, группу элементов ИЛИ 5.3 табл., 1 ил.

1753599

Изобретение относится к вычислительной технике и может быть использовано в кодирующих устройствах, а такхсе в цифровых моделирующих и вычислительных системах как общего, так и специального назначения, Известен преобразователь знакораэрядного кода в дополнительный двоичный код, содержащий группу последовательно соединенных блоков управляемого инвертирования, элементы задержки, элементы

НЕ, элементы И и триггеры с соответствующими связями, Недостатки устройства — большой объем оборудования, низкое быстродействие, невозможность обработки кода, представленного s знакоразрядной системе в параллельном виде, обязательное наличие источника тактовых импульсов, неуниверсальность, Наиболее близким к предлагаемому техническому решению является преобразователь последовательного знакоразрядного кода в дойолййтельный двоичный код, содержащий группу элементов И, первый и второй и-разрядные регистры, тактовые входы которых объединены и являются входом синхронизации устройства, а и-инверсных выходов второго и-разрядного регистра подключены к первым информационным входам группы и-элементов Й.

Недостатком данного устройства является возможность обработки знакоразрядного кода только в потактовом режиме, отсюда невысокое . быстродействие, наличие источника тактовой чистоты, необходимость динамического согласования работы первого и второго регистров, необходимость фиксации области инверсного преобразования, Целью изобретения является повышение быстродействия за счет преобразования энакоразрядного кода, представленного в параллельном виде, и уменьшение оборудования. указанная цель достигается тем, что устройство для преобразования знакоразрядного кода в дополнительный двоичный код, содержащее группу элементов И, группу элементов И-ИЛИ, первую и вторую группы элементов НЕ, причем выходы элементов

HE первой группы соединены с первыми входами соответствующих элементов И группы, вход и выход k-го (k = 1 - n, 2п— разрядность числа) элемента НЕ второй группы соединены соответственно с гтервыми входами первой и второй групп k-ro элемента И-ИЛИ группы, содержит группу элементов ИЛИ, причем вторые входы первой и второй групп первого элемента И-ИЛИ

25, второй группы, вход (р-1)-го разряда входа

40

10

55 группы соединены соответствейно с входами логической единицы и логического нуля устройства, выход первого элемента И-ИЛИ группы является выходом знакового разряда устройства, выход р-го (р = 2 - п) элемента

И-ИЛИ группы соединен с вторым входом (р-1)-го элемента И группы и является выходом (р-1)-го разряда информационного выхода устройства, Вход (р-1)-го разряда входа и оложител ьной части знакоразрядного числа устройства соединен с вторым входом второй группы р-ro элемента И-ИЛИ группы и с входом (р-1)-го элемента НЕ первой группы, вход и-го разряда входа положительной части числа устройства является выходом и-го разряда информационного выхода устройства, выход (р-1)-ro элемента НЕ первой группы соединен с вторым входом первой группы р-го элемента И-ИЛИ группы, выходы элементов И группы соединены с первыми входами соответствующих элементов

ИЛИ группы, выходы которых соединены с входами соответствующих элементов HE отрицательной части знакоразрядного чИсла устройства соединен с вторым входом (р-1)-го элемента ИЛИ группы, вход и-го разряда входа отрицательной части знакоразрядного числа устройства соединен с входом и-го элемента НЕ второй группы.

На чертеже приведена блок-схема устройства для преобразования знакоразрядного кода в дополнительный двоичный код.

Устройство для преобразования знакоразрядного кода в дополнительный двоичный код содержит группу 1 элементов И, группу 2 элементов И-ИЛИ, первую 3 и вторую 4 группы элементов НЕ, причем выходы элементов НЕ первой группы 3 соединены с первыми входами соответствующих элементов И группы 1, вход и выход k-ro (k = 1 - и, 2n — разрядность числа) элемента Н Е второй группы 4 соединены соответственно с первыми входами первой и второй групп k-го элемента И-ИЛИ группы 2, группу элементов ИЛИ 5, причем вторые входы первой.и второй групп первого элемента И-ИЛИ груп-. пы 2 соединены соответственно с входами логической единицы 6 и логического нуля 7 устройства, выход первого элемента И-ИЛИ группы 2 является выходом 8 знакового разряда устройства, выход р-ro (р = 2-п) элемента И-ИЛИ группы 2 соединен с вторым входом (р-1)-го элемента И группы 1 и является выходом 9 (р-1)-ro разряда информационного выхода устройства, Вход 10 (р-1)-го разряда входа положительной части знакоразрядного числа устройства соединен с вторым входом второй

1753599 группы р-ro элемента И-ИЛИ группы 2 и с входом (р-1)-го элемента HE первой группы

3, вход 11 и-го разряда входа положительной части числа устройства является выходом 12 п-го разряда информационного 5 выхода устройства, выход {р-1)-ro элемента

HE первой группы 3 соединен с вторым входом первой груйпы р-го элемента И-ИЛИ группы :2, выходы элементов И группы 1 соединены с йервыми входами соответству- 10 ющих элементов ИЛИ группы 5, выходы ко--.. торых. . :„;. с оединены с входами . соответствующих элементов НЕ второй" группьг4 вход 13 (р-1)-го разряда входа отрицательной части знакоразрядного числа 15 устройства еоединен с вторым входом {р-1)ro элемента ИЛИ группы 5, вход 14 и-го разряда входа отрицательной части зйако-", разрядного чиСла устройства соединен с— входом и-го элемента НЕ второй группы.: 20

Устройство работает следующйм обра- зом, Для .преобразования знакоразрядного числа (О,: 1,: 1) в.;:дополнительный двоичный код достаточно "перед каждой отрицатель- 25 ной единицей :1 проин вертировать разряды; включая .ближайшую поло>кительную или отрицательную;.единицу (1, 1), остальные разрядЫ оСтрются без изменения, Например: -" ;: ;„- .":-::.. ::.:::: "::: ";:: 30

О.1О1:110 1.1

0.01100101 . энакоразрядное число, состоящее из разрядов (1, 0;;-Ц,в цифровых системах может быть закодирОврно согласно табл, 1, 35

Ка эхо>д положительной части знакоразрядного « исла 10, 11 поступают значения Xi (i = 1...;, и);:;,,на вход отрицательной части знакоразрядногб.числа поступают значения

У1 (1 =.1, :;,"и). 40

Обозначим Zi i-разряд соответствующего дополнительного двоичного кода, Логические выражения преобразования ЗС кода в дополнительйый двоичный код имеют вид:

Zl = Х1 и Ун v Хн и Ъ-1) ч уХ1 л(Уь1ч Х1-1п 21-1); (1)

Zn Xn. (г) . Для фйксации знака преобразованного кода вводится знаковый разряд 8, Логиче- 50 ское выражение для знакового разряда Zsgn имеет вид:

Z»n = 1л(У1ч Х1л21) чО л{У1ч Х1421) (3)

Работа устройства поясняется на конкретном примере в табл, 2. 55

Пусть n = 9, Рассмотрим пример; знакоразрядный код 010111011 дополнительный код 001100101

Zsgn = 0

Таким образом следующая верная цифра результата получается последовательно, начиная с младших разрядов.

При этом, если 7sgn = 1, то число отрица-. тельное, если Zsgn = О, то положительное.

Первая группа элементов НЕ 3 формирует значения Хь

Группа элементов И1 реализует выражение

Хь1п Zt-1 (4)

Группа элементов ИЛИ 5 реализует выражение

Хн л 2ь1v Ун . (5)

Вторая группа элементов НЕ 4 реализует выражение

Х -1П 2н УУн (6)

Группы элементов И-ИЛИ 2 реализует выражение {1).

Таким образом время формирования следующей верной цифры дополнительного кода, начиная с младших разрядов, не превышает совокупной задержки элемента ИИЛИ, двухвходового элемента И, двухвходового элемента ИЛИ, инвертора. В прототипе ЗС код обрабатывается в потактовом режиме, начиная со старшего разряда. П ри этом ко нечн ы и результат преобразования получается только после обработки последнего младшего разряда

ЗС кода. Таким образом время обработки

ЗС кода в прототипе составляет Т (и+1), где

Т вЂ” период тактовых импульсов сдвигового регистра. и — разрядность 3С кода. Минимальная длительность тактового импульса сдвигового регистра должна быть больше суммы максимальных задержек из "1" в "0" и из "0" в "1" составляющих его элементов

1и t01max + t10max Р)

При этом в одной и той же элементной базе задержка элементов, составляющих простейший сдвиговый регистр, например

К533 ИР25, примерно в 2 раза больше суммарной задержки мультиплексора на два входа, инвертора, двухвходовых элементов И, ИЛИ(т-), t01max =2 t< f8)

Период тактовых импульсов сдвигового регистра или длительность одного такта обработки ЗС кода в прототипе примерно в 8 раз больше t F .

Т = 2 1и 2 2 t01max 2 2 2" t 8 t . (9)

В изобретении время получения результата составит

1т (10)

При сравнении быстродействия прототипа Т (n+1) и изобретения т и видно, что быстродействие изобретения увеличивается в8 раз

1753599

Т n+1 8 tn+t с n t u

Сравним аппаратные затраты на изготовление прототипа и изобретения. Изобретение содержит 2 и двухвходовых элементов И, ИЛИ, 2 и элементов НЕ, элементов И-ИЛИ.

Прототип содержит 2n+1 одноразрядных О-триггеров, 2п+1 мультиплексоров на два входа, 4п+2 инверторов, входящих в состав сдвиговых регистров, и+1 элементов И, n+1 элементов НЕРАВНОЗНАЧНОСТЬ.

Сравнительные данные представлены в .табл, 3.

Если эа условную единицу объема оборудования принять объем оборудования группы и элементов И, то ч., =гг; (12)

Чиз = 15,5, (13) где Чдр — объем оборудования прототипа;

V<> — объем оборудования изобретения.

Преимуществом изобретения является увеличение быстродействия в 8 раз и уменьШение оборудования на 25% по сравнению с прототипом.

Устройство реализуется следующим образом.

Все устройство может быть выполнено на элементах базового матричного кристалла БМК 1515ХМ1, При этом устройство для

n = 32 занимает 10% площади БМК.

Все устройство также может быть выполнено на микросхемах 533 серии; группа и элементов И 533ЛИ2, группа и элементов

533ЛН1, группа и элементов ИЛИ 533ЛЛ1, группа и элементов ИЛИ-НЕ 533ЛР1, Экспериментальные исследования предлагаемого устройства показали, что при меньшем объеме оборудования быстродействие увеличивается в 4-8 раз, так как совокупная задержка группы и элементов И, группы и элементов ИЛИ, группы 2 и элементов НЕ, группы и элементов И-ИЛИ в

4-8 раз меньше, чем минимальный период сдвиговых импульсов самого простого сдвигового регистра; отсутствие необходимости динамического согласования работы первого и второго регистров повышает надежность работы устройства. В устройстве возможно получение каждой следующей верной цифры дополнительного кода ре зультата в среднем в 4 и быстрее, где n— пы, вход n-ro разряда входа положительной части числа устройства является выходом

n-ro разряда информационного выхода устройства, выход(р-1)-ro элемента HE первой

40 группы соединен с вторым входом павой группы р-го элемента И-ИЛИ группы, выходы элементов И группы соединены с первыми входами соответствующих элементов

ИЛИ группы, выходы которых соединены с

45 входами соответствующих элементов НЕ второй группы, вход (р-1)-ro разряда входа отрицательной части знакоразрядного числа устройства соединен с вторым входом (р-1)-го элемента ИЛИ группы, вход n-ro раз50 ряда входа отрицательной части знакоразрядного числа устройства соединен с входом n-ro элемента НЕ второй группы.

35 разрядность знакоразрядного числа, чем в базовом объекте, за счет обработки входных данных, начиная с младшего разряда, отсутствует необходимость запоминания момента инвертирования.

Формула изобретения

Устройство для преобразования знакоразрядного кода в дополнительный двоичный код, содержащее группу элементов И, группу элементов И-ИЛИ, первую и вторую группы элементов НЕ, причем выходы элементов НЕ первой группы соединены с первыми входами соответствующих элемейтов

И группы, вход и выход k-ro (k = 1-п, 2п— разрядность числа) элемента HL второй группы соединены соответственно с первыми входами первой и второй групп k-го элемента И-ИЛИ группы, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит группу элементов ИЛИ, причем вторые входы первой и второй групп первого элемента И-ИЛИ группы соединены соответственно с входами логической единицы и логического нуля устройства, вы-. ход первого элемента И-ИЛИ группы является выходом знакового разряда устройства, выход р-го (р = 2-и) элемента

И-ИЛИ группы соединен с вторым входом (р-1)-ro элемента И группы и является выходом (р-1)-го,разряда информационного выхода устройства, вход (р-1)-го разряда входа положительной части знакоразрядного числа устройства соединен с вторым входом второй группы р-ro элемента И-ИЛИ группы и с входом(р-1)-ro элемента НЕ первой груп:1753599

Таблица 1

Знакоразрядный код

Выходы первой группы элементов

НЕ

0 1 О 0 О

Входы группы элементов И 1

Выходы группы элементов И

Входы группы элементов ИЛИ 1

Выходы группы элементов ИЛИ

Выходы второй группы инверторов

НЕ

Выходы второй группы инверторов

Входы первой I u второй II групп элементов И-ИЛИ:

0

II2 1

0! О О О О

1 1 1 0 t

1 О О

О 1 0

Выходы группы элементов И-ИЛИ

Выход устройства

«»

Объект исследования Ев п

Положительная часть

ЗС числа

Отрицательная часть

ЗС числа

Табли а 2

P и-1 и

1 2 3 4 5 6 7 S 9

О 1 О 1 1 0 1 1

О 1 О l 1 1 0 1 1

О 0 0 1 0 0 1 1

О 1 О 0 0 1 0

О 1 1., 0 0 1 О

0 1 О 0 0 1 0

О 1 0 О О 1 0

О 0 1 0 0 1.

О 1 1 0 1 1 1

1 0 0 1 О О 0 О

1 О О 1 О 0 О 0

О 1 1 0 1 1 1

1 О О О 0 1 0

О О 1 1 0 О 1 О

0 О 1 0 О 1 О 1

1753599

Таблица 3

Составитель М, Козырькова

Редактор С. Пекарь . Техред M,Ìîðãåíòàë Корректор Э, Лончакова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2775 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5