Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах

 

Сущность изобретения: устройство содержит двоичный счетчик 1, статический регистр 5, цифроаналоговый преобразователь б, фильтр нижних частот 8, два УК-триггера 3 и 10, элемент И 12, элемент ИЛИ-НЕ 11. накопительный регистр 13, два информационных входа 4 и 14, два тактовых входа 2 и 6.2-1-3-11-1,3-10-3,10-13,10-12-11.14- 13-12,6-5,4-1-5-7-8. В устройстве счетная импульсная последоватеТгьяость поступает на вход двоичного счетчика 1, задержки переносов которого меньше задержки накопительного регистра известного устройства, т.к. накопительный регистр 13 выполнен в виде последовательного соединения сумматора и статического регистра. Уменьшение задержки переносов в двоичном счетчике 1 приводит к расширению диапазона рабочих частот импульсных посяедовательностей. 2 ил.

СО|ОЗ СОВЕТСКИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК,,5U„, 1755360 А1

1% (я)ю Н 03 О 13/00

ГОСУДАРСТВЕННЪ|И КОМИТЕТ "", ПО ИЗОБРЕТЕНИЯМ. И ОТКРЪ|ТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЁ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

) а@ааю

1 (21) 4865591/09 —. . . " гистр 5, цифроаналоговый преобразователь (22) 10.09.90: ..:: - .,:: - „,;;::: 6, фильтр нижних чаСтот 8, два YK-триггера (46) 15.08,92. Бюл. %30 .- - : 3 и 10, злемент И 12; элемент ИЛИ-НЕ 11, (71) Центральное конструкторское бюро накопительный регистр 13, два информаци"Алмаз" .: . онных входа 4 и 14, два тактовых входа 2 и (72) В.Г.Аристов, С.B.Ìàòâååâ и А.В.Чертов 6, 2-1-3-11-1, 3-10 — 3, 10-13, 10-12 — 11, 14(56) Авторское свидетельство СССР:,, 13 — 12, 6-5, 4-1 — 5-7 —.8. В устройстве счетная

М 1095349, кл. H 03 D 3/04, 1982.;: импульсная йоследовате7гьность"поступает

Авторское свидетельство СССР на вход двоичного счетчика 1, задержки пеМ 1109872, кл, Н 03 0 13/00, 1981, реносов которого мейьше задержки накопительного регистра известного устройства, (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ФА- т.к. накопительный регйстр 13 выполнен в

ЗОВОГО ДЕТЕКТИРОВАНИЯ ИМПУЛЬС- виде последовательногосоединения суммаНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ HA тора и статического регистра. Уменьшение

НЕРАВНЫХ lACTOTAX " задержки переносов вдвоичном счетчике1 (57) Сущность изобретения: устройство со- приводит к расширению диапазона рабочих держит двоичный счетчик 1, статический ре- частот импульсных последовательностей. 2 ил, 1755360

30

Изобретение относится радиотехнике и может быть использовано для получения сигналов рассогласования в системах АПЧ, для формирования сетки стабильных частот в приемно — передающей и измерительной аппаратуре.

Известно устройство для цифрового фазового детектирования на неравных частотах, содержащее „формирователи импульсных последовательностей, блок привязки импульсов входного сигнала и последовательно соединенные двоичный счетчик, статический регистр и цифроаналоговый преобразователь (ЦАП).

Недостатком этого устройства является большая величина шага сетки частот входного сигнала, которая определяется частотой опорного сигнала.

Наиболее близким по технической сущности и достигаемому результату является устройство, содержащее накопительный регистр, ЦАП, триггер и фильтр нижних частот, Недостатком известного устройства является ограничение возможности выбора шага сетки частот Ж импульсной последовательности входного сигнала, так как величина шага сетки частот зависит от емкости

q накопительного регистра и определяется следующим выражением где Гт — частота тактовой импульсной последовательности, поступающей на вxîä накопительного регистра;

q =2" — емкость накопительного регистра, м — числа разрядов накопительного регистра), Воэможность увеличения емкости q накопительного регистра ограничена задержками операций поразрядного суммирования и переносов результатов суммирования из разряда в разряд в накопительном регистре. Задержки оказываются значительными, так как на информационный вход накопительного регистра могут поступать многоразрядные числа (до 16 и более разрядов).

Указанные недостатки вызывают значительное уменьшение диапазона рабочих частот известного устройства.

Цель изобретения — расширение диапазона рабочих частот.

Поставленная цель достигается тем, что в устройство для цифрового детектирования импульсных последоввтельйостей на неравных частотах, содержащее накопительный регистр, информационный вход которого является первым информационным входом устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах, первый

IK-триггер и последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, выход которого является выходом устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах, дополнительно введены двоичный счетчик, информационный вход которого является вторым информационным входом устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах, статический регистр, включенный между разрядными выходами двоичного счетчика и информационными входами цифроаналогового преобразователя, второй IK-триггер, элемент И и элемент ИЛИ вЂ” НЕ, включенные последовательно между прямым выходом первого IKтриггера и С-входом записи двоичного счетчика, при этом прямой выход первого ! К-триггера подключен к другому входу элемента ИЛИ вЂ” НЕ, инверсный выход — к К-входу второго IK-триггера, прямой выход которого соединен с К-входом первого IKтриггера и тактовым входом накопительного регистра, а инверсный выход — с I-входом и инверсным R-входом первого! К-триггера, выход переполнения накопительного регистра подключен к другому входу элемента И, CR-выход переноса двоичного счетчика — к

С-входу синхронизации первого IK-триггера, а счетный T-вход двоичного счетчика объедичены с С-входом синхронизации второго IK-триггера и является первым тактовым входом устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах, вторым тактовым входом которого является вход записи статического регистра.

На фиг.1 изображена структурная электрическая схема устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах; на фиг.2 — временные диаграммы, поясняющие работу, устройства.

Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах (фиг.1) содержит двоичный счетчик 1, первый тактовый вход 2, первый 1К-триггер 3, второй информационный вход 4 статический регистр 5, второй тактовый вход 6, цифроаналоговый преобразователь 7, фильтр нижних частот 8, выход устройства 9, второй I К-триггер 10, элемент ИЛИ-НЕ 11, элемент И 12, накопительный регистр 13, первый информационный вход 14.

Устройство для цифрового фазового детектирования работает следующим образом, При поступлении двоичного кода К от информационно о входа 4 и поступлении тактовой импульсной последовательности дд(т) от первого входа 2 (фиг.2а) соответственно на D-входы и счетный Т-вход двоичного счетчика 1 производится счетчика 1 производится их пересчет в режиме сложения. После пересчета N = q> - К (где ол = 2" — емкость двоичного счетчика 1; п — число разрядов двоичного счетчика 1) импульсов выходные разряды двоичного счетчика 1 устанавливаются в "1" и в момент времени t< на его СЯ-выходе переноса появляется — "0" (фиг.26), который, воздействуя на С-вход синхронизации первого IK-триггера 3, устанавливает его прямой выход в "1" (фиг,2в), Эта "1" воздействует через элемент ИЛИНЕ 11 на С-вход записи двоичного счетчика

1, осуществляя запись двоичного кода К в двоичный счетчик 1.

С приходом заднего фронта следующего импульса тактовой импульсной последовательности дд{т) в момент времени t2 производится установка прямого выхода второго IK-триггера "10" в "1" (фиг.2r), а инверсного — в "0", Нулевой уровень инверсного выхода второго К-триггера 10, воздействуя на инверсный R-вход и 1-вход первого IK-триггера 3, устанавливает его прямой выход "0", прекращая запись параллельного кода К в двоичный счетчик 1, и

° разрешает пересчет импульсов тактовой импульсной последовательности дд(т), поступающих на Т-вход двоичного счетчика 1, Единичный уровень прямого выхода второго IK-триггера 10 в момент времени tz поступает на тактовый вход накопительного регистра 13, имеющего емкость dm = 2" (где

m — число разрядов накопительного регистра 13). Содержание накопительного регистра 13 увеличивается с каждым тактом на величину а, поступающего от первого информационного входа 14.

С приходом заднего фронта следующего импульса тактовой импульсной последовательности дд(1) в момент времени тэ производится выключение второго IK-триггера 10 {фиг.2г), т.е, Hà его прямом выходе появляется "0", а на инверсном выходе.—

И (tl

На интервале (t>, t4) осуществляется пересчет импульсов тактовой импульсной последовательности дд{т). Длительность интервала (tt, t4) равна N Т, где Т вЂ” период

Так, например, после пересчета импульсов тактовой импульсной последовательности дд(1) производится последовательное включение первого IK-триггера 3 (фиг.2в) в

15 момент времени t, затем второго IK-триггера 10 (фиг.2г) в момент времени tp, единичный уровень которого, воздействуя на тактовый вход накопительного регистра 13, вызывает его переполнение и появление "1"

20 на его выходе (фиг.2д). При этом в реэульта25 входе заг1иси двоичйого сФеТчйка I (фиг.2ж) на время, равное периоду Т. Длительность интервала (t4, tyj равна (N + 1) Т, сЬ

30 После пересчета N+ 1 импульсов вновь

50

5

10 так,овой импульсной последовательности

А(!); N — количество импульсов тактовой импульсной последовательности дд(т) на интервале (tr, t ).

Если очередное значение Qi, записываемое в накопительный регистр 13, равно или превышает его емкость, равную qm, он переполняется и коэффициентом пересчета становится равным N + 1 на время одного цикла заполнение двоичного счетчика 1. те совпадения единичных уровней прямого выхода второго IK-триггера 10 и выхода накопительного регистра 13 на интервале (tg, tg) происходят формирование "1" на выходе элемента И 12 (фиг.2е) и увеличение длительности отрицательного импульса на Спроизводится последовательно включение в момент времени р первого IK-триггера 3 (фиг.2в), а в момент времени тв — второго

IK-триггера 10 (фиг.2г), выходной единичный уровень которого, воздействуя на тактовый вход накопительного регистра 13, вызывает занесение в накопительный регистр 13 значения Ql = ц! + а < q, В этом случае число

Ql, записываемое в накопительный регистр

13, не вызывает его переполнения и на его выходе устанавливается в "0" (фиг.2д). С приходом заднего фронта следующего импульса тактовой импульсной последовательности дд{т) в момент времени tq происходит выключенйе второго IK-триггера 10 (фиг,2г), т.е. на его прямом выходе появляется "0", а на инверсном — "1".

При выполнении накопительного регистра 13 в момент времени t5 (фиг.2д) в него фактически записывается число, равное ql =

О! - qm, т.е. оно меньше относительно предыдущего значения; равного О! - а, на величину qm - а. Дальнейшее изменение кода в накопительном регистре 13 происходит, начиная со значения ць

Таким образом в среднем эа время одного периода импульсов переполнения накопительного регистра 13 { — — 1) раэ

qm а

1755360

3а счет коррекции периода Тся работы двоичного счетчика 1 с помощью дополнительного воздействия второго IK-триггера

10 и накопительного регистра 13 через эле5 менты И 12 и ИЛИ-НЕ 11 на С-вход записи двоичного счетчика 1 обеспечивается уменьшение шага сетки частот устройства для цифрового фазового детектирования импульсных последовательностей на нерав10 ных частот, Величина шага сетки частот 4f второй тактовой импульсной последовательности дв< ) определяется следующим выражением

Среднее значение периода TCR импульсов переноса на CR-выходе двоичного счет- 15 чика 1 равно т

q (q„— К)2

n+ m= M, aq,,ц„=ц; т 1т

40 коэффициент пересчета двоичного счетчика

1 равен и и один раз коэффициент пересчета равен 8+1, Среднее значение периода T> p..èìnóëüсов переполнения накопительного регистра

13 равно

B процессе работы устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах на кодовом выходе двоичного счетчика 1 вырабатывается ступенчатая функция A(t), имеющая периодический характер с периодом повторения Тсй ; (фиг.2э). Под действием импульсов второй тактовой импульсной последовательности дв(() (фиг,2и), поступающих от второго тактового входа 6 ха С-вход записи статического регистра 5, в него записываются значения переменного кода Ав(с).

При условии fA =(N + — ) fq а

qm где fc, — частота импульсов первой тактовой импульсной последовательности дд(ф

fe — частота импульсов второй тактовой импульсной последовательности дв(т), значения кодов, записываемых в статический регистр 5, не зависят от времени и определяются эквивалентной разностью фаз импульсов тактовых импульсных последова1ельностей дд(т) и дв(т), Код Ав(т) с выхода статического регистра 5 преобразуется в цифроаналоговом преобразователе 7 в аналоговый эквивалент. Аналоговый эквивалент разности фаз содержит.параэитную переменную составляющую с частотой, равную среднему значению частоты

1 н.р. переполнения накопительного регистра 13, которая устраняется с помощью фильтра нижних частот 8, Сигнал фазовой ошибки с выхода фильтра нижних частот 8 поступает на выход 9 устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах, Для сравнения величин шага сетки частот Ж предлагаемого устройства и известного предположим, во первых, что суммарное количество разрядов двоичного счетчика 1 и накопительного регистра 13 предлагаемого устройства равно количеству разрядов накопительного регистра известного устройства, т.е. во вторых, что значения частот тактовых импульсных последовательностей, поступающих на вход двоичного счетчика 1 предлагаемого устройства и на вход накопи.тельного регистра известного устройства, равны, и

Следовательно, при K 2 - 2 Т т.е, величина шага сетки частот hf тактовой импульсной последовательности предлагаемого устройства меньше величины шага сетки частот известного устройства. Например, для значений и = m = 8, К = 128 и М = n+ m = 16 величина шага сетки частот известного устройства в 64 раза.

Б предлагаемом устройстве только двоичный счетчик 1 должен быть построен на высокочастотных элементах, остальные части устройства работают от выходных сигналов двоичного счетчика 1, т.е. их быстродействие может быть значительно ниже, чем быстродействие двоичного счетчика.

Возможность уменьшения числа разрядов двоичного счетчика 1 относительно числа разрядов накопительного регистра известного устройства значительно расши1755360

1

f

Р

Составитель В, Аристов

Техред M.Ìîðãåíòàë Корректор M. Керецман

Редактор И, Касарда

Заказ 2898 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ряет диапазон рабочих частот устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах, Формула изобретения 5

Устройство для цифрового фазового детектированияя импул ьсн ы х последовательностей на неравных частотах, содержащее накопительный регистр, информационный вход которого является первым информаци- 10 онным входом устройства для цифрового фазового детектирования импульсных последовательностей нэ неравных частотах, первый YK-триггер и последовательно соединенные цифроаналотовый преобразова- 15 тель и фильтр нижних частот, выход которого является выходом устройства для цифрового фазового детектирования импульсных Лоследовательностей на неравных частотах, о т л и ч а ю щ е е с я тем, что, 20 с целью расширения диапазона рабочих частот, в него введены двоичный счетчик, информационный вход которого является вторым информационным входом устройства для цифрового фазового детектирования 25 импульсных последовательностей на неравных частотах, статический регистр, включенный между разрядными выходами двоичного счетчика и информационнымй входами цифроаналогового преобразователя, второй YK-триггер; элемент И и элемент

ИЛИ-НЕ, включенные последовательно между прямым выходом первого YK-триггера и входом записи двоичного счетчика, при этом прямой выход первого YK-триггера подключен к другому входу элемента ИЛИНЕ, инверсный выход — к К-входу второго

YK-триггера, прямой выход которого соединен с К-входом первого YK-триггера и тактовым входом накопительного регистра, а инверсный выход — с Y-входом и инверсным

R-входом первого YK — триггера. выход переполнения накопительного регистра подключен к другому входу элемента И, выход переноса двоичного счетчика — к входу синхронизации первого YK-триггера, а счетный вход двоичного счетчика объединен с входом синхронизации второго YK-триггера и является первым тактовым входом устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах, вторым тактовым входом которого является вход записи статического регистра.