Устройство для приема дискретных сигналов

 

Изобретение относится к передаче и приему дискретных сообщений. Цель изобретения - повышение быстродействия. Устройство содержит генератор 1 тактовых импульсов, ключ 2, счетчик 3, блоки оперативной памяти 4-7, коммутаторы 8-10, блоки постоянной памяти 11-15, формирователь 16 знака отсчетов, регистр 17, сумматор 18, формирователь 19 сигналов коэффициентов функции Уолша, блок 20 контроля четности, детектор 21 максимального сигнала, блок 22 умножения. Большее быстродействие достигается за счет минимизации требуемого числа вычислительных операций 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

5U 1756917 А1 (505 6 08 С С19/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ .

ПРИ ГКНТ СССР 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

;: :;.2 (21) 4887475/24:: .:: -:-: -.:.:- :;" ::;:, приему дискретных сообщений. Цель изо(22) 30,11.90,: .: :..-::, :::.:,::::, -:-;:::::.:;:.: бретения — повышение быстродействия, ус(46) 23,08;92, Бюл, ¹ 31 :: .:,.- .:: .. :::.. :.: -::: тройство содержит" гейератор 1 тактовых (71) Институт радиотехнйки и электроники . - импульсов; ключ 2, счетчик 3, блоки опера: АН СССР.; .:: .,:,: ":.- ;.;::: .::,: "::,::.,::,:-, :::-,::,.".." тивной памяти 4-7, коммутаторы 8 — 10, бло(72) Л.Е.Назаров .и 8МСмольянинов"; - ::. : ". ки " постояйной " памяти 11 — 15, (56) Авторское свидетельство СССР -: .: формир6ватель 16 знака отсчетов, регистр

¹ 1372344, кл:, 6 08 С 19/28, 1987.;::::::.:- 17, сумматор 18, формирователь 19 сигна. ". Авторское. :свидетельство СССР:::, ::::- - лов коэффициентов функции Уолша, блок 20

N 1501120, кл. G 08 С 19/28; 1989. -,:::-:....-:::.: "контроля четности детектор 21 максимального сигнала, блок 22 умножения, Большее

: .. НЫХ"СИГНАЛОВ ..:: .. .- .::.::::- :-- :-.:: мизации требуемого числа вычислительных (57) Изобретение". относится к передаче и - операций. 1 ил.

Изобретение относится к передаче и приему дискретных сообщений.

Известно устройство для приема дискр тных сигналов, содержащее генератор, ключ, счетчики, блок оперативного запоминающего устройства (ОЗУ), сумматор, блок постоянного запоминающего устройства (ПЗУ), блок поразрядного логического умножения, блок контроля четности, формирователь Знака, формирователь сигналов коэффициентов функции Уолшэ и детектор максимального.сигнала. Данное устройство осуществляет прием дискретйых сигналов, сформированных нв основе двоичных (L,n) кодов Боуза- Чоу- дхури-Хоквингемв, где — длительнОСть дискретных сигналов, М=-2"— обьем множества сигналов.

Наиболее близким bio технической сущности к предлагаемому является устройство для приеме дискретНых сигналов. Устройство позволяет расширить класс множеств используемых сигналов на Основе произвольных двоичных групповых кодов и содержит тактовый генератор, ключи, счетчики, блоки ОЗУ, сумматор, блок ПЗУ, блок поразряДйого логического умножения, блок койтроля четности, формиооввтель знака, формирователь сигйвлов коэффициентов функции Уолша, детектор ма«."с11мального сигнала.

Недостатком устройств является ограниченность быстродействия, Обуслсвлен- ная. недостаточной скоростью обработки сигналов при приеме, определяемая числом вычислительных операций Ятр.

Целью изобретения является повышение быстродействия, На чертеже представлена блок-схема устройства для приема дискретнь«х сигнаЛОВ, Устройство содержит генЕратор 1 тактовых импульсов, ключ 2, счетчик 3, первый 4, третий 5, второй 6 и четвертый 7 блоки оперативной памяти, первый 8, третий 9 и второй 10 коммутаторы, блоки 11 — 15 постоянной памяти, формирователь 16 знака отсчетов, регистр 17, сумматор 18, формирователь 19 сигналов коэффициентов функции Уолша, блок 20 контроля четности, детектор 21 максимального сигнала, блок 22 умножения, синхровход 23 устройства, установочный вход 24 устройства, управляющий вход 26 и выход 27 устройства.:

Устройство осуществляет прием дискретных сйгйалов, входящих в класс множеств двоичнйх дискретных мультипликэтивных сигналов, задаваемых соотношением

5е{ () = ехр() ф1 1 1(1(}+ 12 1 2(()), 1 t: а, j=12,...,М=2 Р, (1) «у Ъ где I1, I2 — двоичные векторь« размерностью

Р, задающие номер сигнала I v< (k ), & (k ) — двоичнь«е векторы размерностью Р, определяющие адресную матрицу используемо5 го множеСтва сигналов. В рассматриваемый класс сигналов

Бе{ () входят частотно-модулированные группы длительностью (= 2PP, «О, Sе(1() = ех ф л(!1 k + l2 k )), О 1("<2p 1, i=1,2,...,V=22ð р) где вектор к является 3-й степенью в поле

Ф 5 Гвлуэ QF (2Р) мнОГОчлена k(x), СООтветствующего значению в двоичном представлении, Данные множества сигналов практически Оптимальны по взаимно-корреляционным характеристикам, что определяет

20 перспективность их использования в системах передачи дискретных сообщений.

При г риеме сигналов из рассматриваемых множеств (2) сигналов обьемом M=2 Р и дл«лтельностью «: — 2Р с использованием из25, вестного устройства требуемое число вычислительных операций. R определяется соотношением

Rp Ð - 2Р, 3О

1Лспользование изобретения позволяет значительно Сократить требуемое число вычислительных операций и увеличить тем самым быстродействие устройства.

35 Устройство при приеме сигналов Så(k) (1) работает следующим образом.

Процецура приема сигналов включает два этапа — последовательное определение векторов 11 и 4 однозначно ог«ределяющих

40 принимаемый сигнал, Первый этап. На этом этапе определяется tj, Для этого на основе входной дискретной реализации Y(k)=S (k)+n{k) формируется дискретная реализация Yjj{k„l(j)= Y(kj) Y(kj), где n(k) — помеховая составляющая. Аргументы (kj, kj) выбираются так, что выполняется равенство ..

11 (Ц) +4 (kj)=j, где 3 — фиксирован«-«ый двоичный вектор разМЕРНОСТЬЮ Р, Сложение компонент в (3) осуществля55 ется в поле GF. (2), В этом случае сигнальная сосгэвляющвя S«1(kj kj) имеет вид

Sj1{kj,kj) = ехр() л « «2) х х ехр() vj(kj) + v<(kj)) t1).

1756917

«Р

Множитель exp(I л6 Iz) в зависимости рь. приема сигналов, В блоки 4 и 5 объемом от ? и 1 принимает для аргументов (Кф1) . на L. Слов в режиме "Запйсь" через вход 26 значение "1" либо "-1", при е = 0 он незави- поступают дискретные отсчеты входной ресимо от tz всегда равен "1", Сигналы Sil(k>,kI) ализации Y(k), Режим "Запись" блоков 4 и 5 входят в состав мультипликативной группы 5 задается сигналом с входа 25 на вход "Зас адресной матрицей М,1, формируемой из -" пись-чтение". исходной адресной матрицы N посредств1 м .: По окончании заполн<ения блоков 4 и 5 . Суммирования(Ь,kj) õåeïapeòoë6öîâ(ïàðö отсчетами входной реализации управляю(кь k))-х столбцов Ф2(1< ) и v2(kI) удовлетворяют -, щий си -нал через"вход 23 открывает ключ 2, соотношению (3)),-Обьем множества сигна- 10 определяя начало действия первого этапа лов slI(kl, kJ) по отношению к об ему Mjjpjge - обработки входной реализации Y(k). ства сигналов Я®у еньшается в 2Р раз g аsle»» e операцию:умножениясо равен M-2Р, ;: ..: -. ответствующих отсчетов Y(k ) и Y(kI), постуСигнал Si (ki, kI) содержит информацию паюющих с выходов блоков 4 и 5, выполняет

15 блок 15, Адреса считываемых ячеек блоков лишь о вектоРе 11, котоРый опРеделЯетсЯ с 4 и 5 з„а,.

: ". 4 и 5 задаются с выходов блоков 13 и 14, где записаны номера 1<Й1, задаваемых соотнопомощью анализа ун:<ции 0 12 в базисе

Уолша-A+aPaMa w Bb)6oPa максималь"Ого:. шением (3). Адресные входы. блоков 13 и 14 з а ениЯ из. Вычислительной совокупности подключены к выходам счетчика 3, на вход спектРальных составлЯющих 8<0) либо из 20 которо о через ключ 2 поступают сигналы с совокупности абсолютных значений clleKT" . выхода генератора 1. Отсчеты Ф 1(Ь,k) с выральных составляющих {I «О), Данная обрахода блока 15 через коммутатор 9 поступают ботка, включающая спектральный анализ на сумматор 18, на второй вход которого

Ui функции в базисе Уолша-Адамара, лежит поступает содержимое Регистра 17. В реги, в основе алторитма приема сигналов, Peàëè- 25 стре 18 помещаются значения. ячейки блока зованного в известных Устройс1.вах, Анали- 6, адресданной ячейки поступаетчерез комзируемая функция UiI MååT длительнОсть .. мутатор 10 с выхода счетчика 3. В эту же

2Р и формируется на основе К,1 и У@А1). ячейку помещается результат сложения с .

Столбцы адресной матрицы Ni задают но- : выхода сумматора 18, Сигналы, задающие мера в двоичном представлении ненулевых . 30 режлм "Запись-чтение блока 6 и регистра компонент ut1, соответствующих отсчетам 17, постУпают с выхоДа генератора 1 чеРез

У „(К;,К;). Совокупность ненулевых компо- ключ . В РезУльтате в блоке 6 <РОРмиРУетсЯ нент (ь, с совпадающйми номерами заме-, анализируе ая функция 011, По окончании няется одним отсчетом в виде их суммы. щ ., выхода счетчика 3 поступает сигнал на комчия в входной дискретной реализации y(k) . МУтатоР 8, котоРый поДключает выходы (<) .. группы счетчика 3 к адресному входу блока помеховой составляющей n k возможйы ошибки, поэтому на первом этапе целесообразно оста лять списо. из t реше ий отно- . ходы фоРмирователЯ 16 к входам сУмматоРа сительно I>, соответствующих первым Т " 18 и на ВХОД ФОРМИРователЯ19 ОСУЩествмаксимальным значениям спектральных соленная комм тация комм ато ами 8 и 9, обеспечивает подготовку к действию второПеред началом осуществляют подготов- : . Роц дУРы пРиема сигналов. го этапа npîöåäó ы и иема сигналов. ку устройства к работе, управляющий сиг- 4 .. ФоРмиРователь19осУществлЯетспектнал, поступаощий на вход "Установка "0" . Ральное преобраэовайие сформированной

24, ообнуляет сче-чик 3. управляющий сиг- ... анализиРуемой функции 0 1 в базисе Уолшанал, поступающий на вход23,устанавлива- . Адамара РазмеРНОСТЬЮ 2 Множество ет в закрытое состояние .ключ 2 . .спектральных составляюЩих с выхоДа форНапряжение с установочного Выхода счет- 50 миРователЯ 19 постУпает на вход детектора чика 3 подается на входы Вь;бора адреса . Я1, где ринимаетсЯ Решение о™осительно коммутаторов 8-10. При этом коммутатор 8 «11 на о ове множества спектРальных подключает выходы группы блока 13 к адpecHbtM входам блока 4, Второй коммутатор Решение относительно!1 помещается в

9 подключает выходы группы блока 15 к 55- блок 7, Режим "Запись-считывание" блока 7 входам сумматора 18, коммутатор 10 — вы- задаетсЯ УправлЯющими сигнала и с выхоходы группы счетчика 5 — к адресным входам блока 6. На этом заканчивается первый этап раданная коммутация обеспечивает под боты УстРойства. По er0 окончании Управлнготовку к действию первого этапа процеду ющий сигнал с выхода формирователЯ 19

g = —, Р=2РR

7 1756917 8 открывает ключ 2 и обнуляет блок 6. Начи- ячейки задается из блока 12 через коммутанается второй этап работы устройства, тор 10. В блоке 12 записана адресная матКоличество вычислительных операций, рица Niz сигналов Ci (k). Задание режимов требуемое при реализации первогс этапа "Запись-считывание" блока 6 и регистра 17 обработки, восновйомнопределяется спект- 5 эквивалентно первомуэтапу, B результате в ральным преобразованием в базисе Уолша- блоке 6 формируется анализируемая функАдамара размерностью 2Р. и задается ция U(z на основе Y(z(k), соотношением R>=p" 2 °::: " .: Окончание формирования анализируеНа втором этапе работь1 Устройства on.. Мой функции Ц2 соответствует сигналу генеределяется значение 2,Для этого науосноуе 0 Ратора 1 с номером 1» на счетном хо е вхоДной РеализаЦии У() и инФОРмьаЦии.о 1 счетчика 3. ПРи этом с âûõîÄà счетчика 3 полученной на первом этапе, формируется сигнал поступает на ключ 2, закрывая его. дискретная реализация %2():: ..: .. на входы выбора адреса коммутаторов 8-10, >, :- .. подготавливая устройство к новому циклу

Yiz (k) = exp(-jm И Ф)) Y(k) ..(4) 15 работы, и на вход формйрователяр 19у определяя начало его работы на втором этапе.

Сигнальная составляющая Stz{k) = exp(I Формирователь 19 осуществляет спектр Iz . 4 (k)) входит в-состав мультиплика- ральное преобразование анализируемой тивной группы объемом M=2P с адресной дискретной функцйи Ujz в базисе Уолша20 матрицей Klutz, состоящей из Векторов-стол- Адамара размерно"тью 2Р. Спектральные бцов (k), k..=.1,2;3.... Сигналы Stz(k) содер- составляющие анализируемой функции с жат информацию î lz которую можно вь1хода Формирователя 19 поступают на пОлучить, осуществляя обработку Ylz (k), вход детектора 21, где на основе выбора

Данная обработка Y z(k) по обна опи- 25 максимальтного значения из спектрального санной для первого этапа и использует v.vo ecgaa ".Р мае с Решейие относительно 4. Решение Ь помещается в бло 7. спектральное преобразование адресной Результат работы устроастеа (знанения и

lz) находится в блоке 7 и поступает на выход

Уолша-Адамара размерностью 2Р, Решение

Относительно 12 пРинимаетсЯ на Осбнове вы- Количество вычислительны

30 устроиства, борамаксимальногозначениЯизспектраль- требуемое при реализации второго этапа ньи составляющи, вычисленных на втором обработки, также определяется спектральным преобразованием в базисе Уолша-Ада... Умножение в (4) тождественно измене- . Мара размерностью 2р. и задается ниют Знака отсчетов Y(k). Отсчеты исходнОго соотношением Rzp Ф 2Р, Общее количест35 сигнала Y(k) считываются из.блока 4, при Во требуемых Операций этом адреса считываемых -ячеек задаются,: р Р1+ R „2Р+1 выходами счетчика 3 через коммутатор 8. Отношение

Далее отсчеты поступают на формирователь 16, реализующий измейение знака Y(k) 40

На второй вход формирователя 16 с выхода. блока 20 поступает значение логической н1н или 0 . При поступлении 1 знак входного характеризует повышение быстродействия о счета У(Е) мен етсЯ на про иво оложный, „пре агаемого устройства по сравнению с пРи "0и — знак отсчета Y(k) не менЯетсЯ. 45 ным

Значениелогических и1о и иОи определяется Ф, ул а и о 6 p e Te g и я

Работой блока 20 длЯ СУммы Двоичной по устройство для приема дискретных сиг следовател ности ПОСТУпающей с Выхода налов содержащеегенератортактовыхим6ЛОКа 22 На ВХОДЫ бЛОКа 2 ПОСтУПаЮт COOT- пульсоВ, выход которого соединен с первым

- ветствУюЩие г (к ) вектор-столбЦь, запи- входом ключа, Выход которого подключен к санные В Двоичном пРеДставлении в блоке первому входу счетчика. Выход которого со""; и двоичный вектор l1M3 6поха 14. Отсче- единенспервымуправляющи входомклюты Ylz(k) c выхода формирователЯ 16 ис- ча, выходы группы счетчика подключены пользуются для фоРмиРования дис ретной 5 через первый блок постоянной памяти к

55 анализиРУемой фУнкЦии Uizи постУпаютче- первым входам блока умножения, выходы значение ячейки блока б, адрес данной знака отсчетов, выходы первого блока oneрез коммутатор 9 на вход сумматора 18, на второй вход которого поступает содержимое регистра 17. B регисгр 17 помещаются которого соединены с соответствующими входами блока контроля четности. выход коТорого подключен к входу формирователя

Составитель 3. Низамутдинова

Техред M,Màðãeíòàë Корректор М,Шароши

Редактор И.дербак

Заказ 3090 Тираж . .: . Подписное

ВНИИПИ Государственного комитета по изобретениям и Открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

pBTNBHoA памяти соединены с входамИ",коммутатора, выхоДьг четвертого блока погруппы формирователя знака отсчетов, вы - стоянной памяти соединены с адресными ходы сумматора подключены к ийформаци- входами третьего блока оперативной памяонным входам второго блока оперативной: ти, выходы формирователя знака отсчетов памяти, выходы первой груППы котОРого-СО- 5 подключены к входам второй группы треть8Дин8ны. с ВхОДами формирОВат8ля сиГнала его коммутато jè, выхОДИ кбторбгО подклюкозффициентов функции Уолша, выходы; чены к входам первой"группы сумматора, . группы которого подключены к входам де- . входы второй группы которого соединены с тектора максимального сигнала, выход — . выходами регистра, "выхсды второ@ группы подключен к установочному входу второго 10 второго блока оперативной памяти подклюблока оперативной памяти и второму управ-" . чены к входам группы регистра, выходы втоля ощему входу ключа, управляющие входы рого коммутатора соединеньг с адоесными первого и третьего блоков оперативной, па- входами второго блока оперативной памямяти объединены и являются управляющим ти, выходы второго блока постоянной памявходом устройства, информациончые входы 15 ти соединены с входами второй группы первого блока оперативной памяти являют- второго коммутатора, выходы детектора ся информационными входами устройства, максимального сигнала подключены к вховторой блок постоянно л памяти, о т л и ч а- дам группы четвертого блока оперативной ю щ е е с я тем; что, с целью повыш8йия памяти, выходы первой группы которогособыстродействия, в него введены коммутато- 20 единены с входами второй группы блока ры, регистр, четвертый блок оперативной умножения, выход формирователя сигналов памяти, третий, четвертый и пятый блоки коэффициентов функции Уолша соединен с постоянной памяти, выходы счетчика" под- входом четвертого блока оперативной памякл оченыкадресным входам второго,.треть-: ти, выход которого является выходом устего и четвертогб блоков постоянной памяти, 25 ройства, выход ключа подключен к входу входам первой группы первого и второто,:. регистра второго блока оперативной памякоммутаторов, выхоДы треть8ГО блока ПО- " ти; выход счетчика соединен с упрэвлЯющи

СтОЯННОй ПаМЯтИ СО8ДИНЕНЫ С ВХОДаМИ Вта- ., МИ ВХОДаМИ ПЕРВОГО, ВТОРОГО И ТРЕТЬЕГО рай группы первого коммутатора, выходы коммутаторов и синхровходом формировакоторого подключены к адресным входам- 30 теля сигналов коэффициентовфункцииуолпервого блока оперативной памяти, выходы -: ша, информационйые входы третьего блока котооого и выходы третьего блока one ðàòèâ- оперативной памяти являются информаци- . ной:памяти соединены соответствеййо с онны ли входами устройства, третий упрэв, входами первой и второй групп пятого блока: ляющий вход ключа является синхровходом постоянной памяти, выходы которого йод- 35 устройс-.ва, установочный вход счетчика явключены к входам первой группы Треть|го ".-. - ляется установочным входом устройства, 4