Управляемый делитель частоты следования импульсов

 

Изобретение относится к импульсной технике и может использоваться в цифровой измерительной аппаратуре, в устройствах вычислительной техники и устройствах промышленной автоматики и телемеханики. Устройство содержит счетчик импульсов на триггерах основной, дополнительный и резервный триггеры, девять элементов И, элемент НЕ, три элемента ИЛИ, пять элементов 2И-ИЛ И, пять элементов ИЛИ/ИЛИ- НЕ, пять элементов 2И-ИЛИ/2И-ИЛИ-НЕ, четыре элемента И-НЕ, элемент И-И НЕ, элемент 4 - РАВНОЗНАЧНОСТЬ - ИЛИ- НЕ Кроме того, каждый триггер содержит элемент И, восемь элементов Й-НЕ, четы ре элемента НЕ, элемент И/И-НЕ и элемент 7И-ИЛИ с соответствующими конструктивными связями Благодаря вводу в структуру каждого триггера средств функционального контроля, а также средств формирования сигналов Отказ и Частичный отказ достигается повышением надежности функционирования делителя за счет автоматического восстановления работоспособной структуры при отказе одного из триггеров 3 ил., 1 табл (Л

СОВХОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1)я Н 03 К 23/00, 23/66

ГОсудАРстВенный кОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОГ1 И САН И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4793376/21 (22) 19.02,90 (46) 23.08.92. Бюл. N 31 (72) А.Н.Пархоменко, В.В.Голубцов, Е.Г,Ершова и В.С,Харламов (56) Авторское свидетельство СССР

N 1102043, кл. Н 03 К 23/66, 1984.

Авторское свидетельство СССР

К 1688405, кл, Н 03 K 23/00, Н 03 К 23/66, 14,07.89, (54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

СЛЕДОВАНИЯ ИМПУЛЬСОВ (57) Изобретение относится к импульсной технике и может использоваться в цифровой измерительной аппаратуре, в устройствах вычислительной техники и устройствах промышленной автоматики и телемеханики.

Устройство содержит счетчик импульсов на триггерах основной, дополнительный и реИзобретение относится к импульсной технике и может быть использовано в цифровой измерительной аппаратуре, в устройствах вычислительной техники, промышленной автоматики и телемеханики.

Известен управляемый делитель частоты следования импульсов, содержащий счетчик импульсов на триггерах, счетный вход которого подключен к входной шине, а нулевые выходы соединены с первыми входами соответствующих элементов совпадения, вторые входы которых подключены к шинам управления кодам коэффициента деления, а выходы — к соответствующим входам первого элемента ИЛИ, выход которого соединен с единичным входом основного, .Я3, 1757О97 А1 зервный триггеры, девять элементов И, элемент НЕ, три элемента ИЛИ, пять элементов 2И-ИЛИ, пять элементов ИЛИ/ИЛИНЕ, пять элементов 2И-ИЛИ/2И-ИЛИ-HF, четыре элемента И-НЕ, элемент И-И-НЕ, элемент 4 — РАВНОЗНАЧНОСТЬ вЂ” ИЛИНЕ. Кроме того, каждый триггер содержит элемент Yi, восемь элементов И-НЕ, четыре элемента НЕ, элемент И/И-НЕ и элемент

7М-ИЛИ с соответствчющими конструктивными связями. Благодаря вводу в структуру каждого триггера средств. функционального контроля, а также средств формирования сигналов "Отказ" и "Частичный отказ" достигается повышением надежности функционирования делителя за счет автоматического восстановления работоспособной структуры при отказе одного из триггеров, 3 ил., 1 табл, . триггера., второй элемент ИЛИ, первый вход которого соединен с входной шиной, ос- (.3 тальные входы — с единичными выходами ) соответствующих триггеров счетчика импульсов, а выход — с нулевым входом основного триггера, дополнительный триггер, нулевой вход которого соединен с нулевым .3 входом основного триггера, первый vi 8TopoA элементы 2И-НЕ, первые входы котг ых подключены к входной шине, а вторые— соответственно к единичным .вьаодам основного и дополнительного триггера, Dвход дополнительного триггера соединен с единичным выходом основного триггера, причем выход второго элемента 2И-НЕ является выходом делителя и соединен с нуле1757097 выми входами триггеров счетчика импульсов, а выход первого элемента 2И-НЕ подключен к С-входудополнительного триг-ера, Недостатком делителя является сравнительно низкая ремонтопригодность, обусловленная тем, что выход из строя (отказ) любого из триггеров устройства приводит к отказу устройства в целом.

Наиболее близким по технической сущности к предлагаемому является управляемый делитель частоты следования импульсов, содержащий счетчик импульсов на триггерах, основной, дополнительный и резервный триггеры, четыре элемента

2И-НЕ, элемент ИЛИ, элемент 4 — РАВНОЗНАЧНОСТЬ- ИЛИ-НЕ, три элемента И, два элемента И/И-НЕ, пять элементов И-ИЛИ/ИИЛИ-НЕ, три элемента НЕ, пять элементов

2-2И-ИЛИ, элемент 2И-ИЛИ-HF, четыре элемента 2И-ИЛИ/2И-ИЛИ-НЕ, причем шины управления кодом коэффициента деления подключены к вторым входам соответствующих групп РАВНОЗНАЧНОСТЬ элемента

4 — РАВНОЗНАЧНОСТЬ вЂ” ИЛИ-НЕ, счетный вход устройства соединен с первым входом первого элемента И, с первым входом элемента ИЛИ, с первым входом второго элемента 2И-НЕ, с вторым входом первой структуры

И первого элемента 2И-ИЛИ и с первым входом второго элемента И/И-,НЕ, шины управления работой триггеров устройства подключены к входам соответствующих элементов НЕ, ксоответствующим входам первого элемента И/И-НЕ и к соответствующим входам второй структуры И элементов И-ИЛИ/И-ИЛИ-НЕ, выходы элементов

НЕ подключены также к соответствующим входам вторых структур И элементов ИИЛИ/И-ИЛИ-НЕ, инверсный выходэлемента И/И-HE соединен с вторым входом первого элемента И и с вторым входом первой структуры И первого элемента 2ИИЛИ/2И-ИЛИ-НЕ, выход первого элемента

И соединен со счетным входом первого триггера счетчика импульсов, прямой выход которого соединен с первым входом первой структуры И первого элемента 2И-ИЛИ/2ИИЛИ-НЕ, прямой выход первого элемента

И/И-НЕ соединен с первым входом второй структуры И первого элемента 2И-ИЛИ/2ИИЛИ-НЕ, с первым входом первой структуры И первого элемента 2N-ИЛИ и с входом первой структуры И первого элемента ИИЛИ/И-ИЛИ-НЕ, инверсный выход которого соединен с вторым входам первой структуры И второго элемента 2И-ИЛИ/2ИИЛИ-НЕ и с вторым входом второй структуры И первого элемента 2И-ИЛИ, выход которого соединен со счетным входом второго триггера счетчика импульсов, выход которого соединен с вторым входом второй структуры И первого и с первым входом

5 первой структуры И второго элемента 2ИИЛИ/2И-ИЛИ-НЕ, прямой вь.ход первого элемента И-ИЛИ/И-ИЛИ-НЕ соединен с первым входом второй структуры И второго элемента 2И-ИЛИ/2И-ИЛИ-НЕ, с первым

10 входом первой структуры И второго элемента 2N-ИЛИ и с входом первой структуры И второго элемента И-ИЛИ/И-ИЛИ-НЕ, инверсный выхоц которого соединен с вторым входом первой структуры И третьего эле15 мента 2И-ИЛИ/2И-ИЛИ-НЕ и с вторым входом второй структуры И второго элемента

2И-ИЛИ, выход которого соединен со счетным входам третьего триггера счетчика импульсов, прямой выход которого соединен

20 с вторым входом второй структуры И второго и с первым входом первой структуры И третьего элемента 2И-ИЛИ/2И-ИЛИ-НЕ, прямой выход второго элемента И-ИЛИ/ИИЛИ-НЕ соединен с первым входом второй

25 структуры И третьего элемента 2ИИЛИ/2И-ИЛИ-НЕ, с первым входом первой структуры И третьего элемента 2И-ИЛИ и с входом первой структуры И третьего элемента И-ИЛИ/И-ИЛИ-НЕ, выход третьего

30 элемента 2И-ИЛИ соединен со счетным входом четвертого триггера счетчика импульсов, выход ко",îðîãî соецинен с вторым входом второй структуры И третьего и с первым входом первой структуры И четвертого

35 элементов 2И-ИЛИ/2И-ИЛИ-НЕ, инверсный выход третье о элемента И-ИЛИ/ИИЛИ-HE соецинен с вторым входом первой структуры И четвертого элемента 2ИИЛИ/2И-ИЛИ-НЕ и с втооым входом второй

40 структуры И третьего элемента 2И-ИЛИ, прямой выход третьего элемента И-ИЛИ/ИИЛИ-HE соединен с первым входом первой структуры И четвертого элемента 2ИИЛИ/2И-ИЛИ-НЕ, с вторым входом второго

45 элемента И, с первым входом первой структуры И элемента 2И-ИЛИ-НЕ и с входом первой структуры И четвертого элемента ИИЛИ/И-ИЛИ-НЕ, инверсный выход которого соединен с вторым входом первой

50 структуры И четвертого элемента 2И-ИЛИ, с первым входом третьего элемента 2И-НЕ и с первым входом второй структуры И элемента 2И-ИЛИ-НЕ, прямой выхоц четверто го элемента И-ИЛИ/И-ИЛИ-HE соединен с

55 первым входом второй структуоы И четвертого элемента 2И-ИЛИ, с первым входом четвертого элемента 2И-НЕ и с входом первой структуры И пятого элемента И-ИЛИ/ИИЛИ-НЕ, инверсный выход которого соединен с вторым входом первой структу1757097 б Т ры И пятого элемента 2И-ИЛИ, с вт )рым, входам первого элемента 2И-ЙЕ и с первым. входом третьего элемента И, прямой выход-: пятого элемента И-ИЛИ/И-ИЛИ-НЁ соеди-:;. нен с первым входом второй структурь -.g,5 пятого элемента 2И-И/ Й, выход третьещ элемента 2И-ИЛИ соединен с инверсйым „

S-входом основного триггера, счетный вход которого соединен с выходом второго эле-.. мента И, выход элемента 2И-ИЛИ-HE сое- 10 динен с инверсным R-входом основного триггера, прямой выход которого соедйнен. с вторым входом" второй структуры И четвер-, того элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с пер-, вым входом первой структуры И четвертого .15 элемента 2И-ИЛИ, прямой и инверсный выходы второго элемента И/И-НЕ соединены, „:. соответстветйно с первым входом первого „ элемента 2И-HE и со счетным входом резер-,. вного триггера, аыход четвертого элемента 20

2И-НЕ соеДинен с инверсным S-входом дополнительйОго триггера, счетный вход котов рого соединен с выходом первого элемента, ., ООО1

2И-НЕ, выход третьего элемента И соеди-, нен с D-входом досполйительйого триггера, 25 прямой выхбд котонрого соддйнен с втОАрым входом второй "Структуры И четвертого эле-, . мента 2И-ИЛИ и с пе р в ым вхо дом первои, структурй И пятого" элемента 2И- ИЛИ, прямой выход руезервного триггера соеди- 30 нен с вторым входом второй структуры И пятого элемейта 2И-ИЛИ; прямой выход первого элемента 2И-ИЛИ/2И-ИЛИ-ЙЕ соединен с вторым"входом элемента ИЛИ, йн-. версный выход . первого" эл емента 35

2И-ИЛИ/2И-ИЛИ-НЕ соединен с первым, входом первой структуры РАВНОЗНАЧНОСТЬ элемента 4 РАВНОЗНАЧНОСТЬ-,"

ИЛИ-НЕ, с первым входом второй структуры И первого элемента 2И-ИЛИ и с,40 вторым входом первой структуры И"второ-,, го элемента 2И-ИЛИ, прямой выход второ-".,. го .элемента 2И-ИЛИ/2И-ИЛИ HE . соединен с четвертым входом элемента „

ИЛИ, инверсный выход второго элемента" 45

2И-ИЛИ/2И-ИЛИ-НЕ соединен с псеурвым-, входом второй структуры РАВН03НАЧ;,, „,.

НОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ;,„,..

ИЛИ-НЕ, с первым входом второй структуры И второго элемента 2И-ИЛИ. и с $0 вторым входом первой структуры И третьего элемента 2И-ИЛИ, прямой выход третье-" „, . го элемента 2И-ИЛИ/2И-ИЛИ-НЕ соедйоней,,: с третьим входом элемента ИЛИ, инверс -, ный выход третьего элемента 2И-ИЛИ/2т,И,,-",Ъ5, ИЛИ-HE соединен-с первым входом третьей,,, структуры РАВНОЗНАЧНОСТЬ элемента 4, РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ, с первым "" входом второй структуры И третьего эле;, „. мента 2И-ИЛИ и с первым входом второго

"t элемента И, прямой выход. четвертого элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с пятым входом элемента ИЛИ, инверсный выход четвертого элемента 2И-ИЛИ/2ИИЛИ-НЕ соединен с первым входом чЕтвертой структуры РАВНОЗНАЧНОСТЬ элемента 2-PAB НО 3 НАЧ НОСТЬ-ИЛ И-Н Е. выход которого соединен с вторым входом третьего элемента 2И-HE и с вторым входом четвертого элемента 2И-НЕ, выход четвертого элемента 2И-ИЛИ соединен с вторым входом вторЬго элемента И/И-НЕ, с вторь м входом третьего элемента- И и с Р-входом резервного триггера, выход элемента ИЛИ соединен с вторым входом второй структуры И элемента 2И-ИЛИ-НЕ и с R-входом" дополнительного и резервного триггеров, выход пятого элемента 2И-ИЛИ соединен с вторым входом второго"элемента 2И-ИЛИ, выход которого является выходом делителя и соединен с нулевыми:входами трйггеров счетчика и с вторым вхоДЬм йервЬй структу- ры И элемента 2И-ИЛИ-НЕ;

Устройство позволяет при отказе одного из триггеров счетчика импульсов, или основного и дополнительного триггеров, автоматически восстаяоувить работоспо-. собность устройства путем подачи соответствующего кода на шину управления работоспособной структурой устройства. .Недостатком известного устройства является необходимость проведения специальных диагностических процедур для выявления отказавшеготриггера и средств для реконфигурации работоспособной структуры устройства, то < . тц j дрхi о ".!

Цель изобретения — потвышение эксплуатационной отказоустойчивости yclройства путем включения в структуру. триггера каждого разряда счетчика, основного, дополнительного и резервного триггеров, средств встроенного контроля за правильностью срабатывания и автоматизации процесса реконфигурации работоспособной структуры. устройства, Поставленная цель достигается тем,, что управляемый делитель частоты ледования импульсов, содержащий счетчик импульсов, на триггерах, основной, дополнительный и резервный триггеры, чагыре элемента И, пять элементов 2И-ИЛИ, пять элементов 2И-ИЛИ/2И-ИЛИ-НЕ, четырЕ ЭЛЕМЕНта И-НЕ, йвЕрВЫнтй ЗЛЕМЕНт ИЛИ И элемент 4-РАВЙОЗНАЧМОСТЬ-ИЛИ-HE. причем шины управления кодом коэффициента деления подключены к первым входам соответствуаотих структур РАВНОЗНАЧ1757097

НОСТЬ элемента 4-РАВНОЗНАЧНОСТЬИЛИ-НЕ, счетный вход устройства соединен с вторым входом первой структуры И первого элемента 2И-ИЛИ, с пе ым входом первого элемента И, с первым входом первого элемента ИЛИ и с первым входом четвертого элемента И-НЕ, выход первого элемента И соединен са счетнь.м входом первого триггера счетчика импульсов, выходы первого-третьего элементов 2И-ИЛИ соединены соответственно со счетным входом второго-четвертого триггеров счетчика импульсов, прямой выход первого триггера счетчика импульсов соединен с первым входом первой структуры И первого элемента

2 И-ИЛ И/2И-ИЛ И-Н Е, прямой выход которого соединен с вторым входом первого элемента ИЛИ, инверсный выход первого элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с вторым входом первой структуры РАВНОЗНАЧНОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ и с первым входом второй структуры И первого и с вторым входом первой структуры И второго элемента

2И-NJlN, п1. мой выход второго триггера счетчика импульсов соединен с вторым входом второй структуры И пеовага элемента 2И-ИЛИ/2И-WIN-HE и с первым входом первой структуры И второго элемента

2И-ИЛИ/2И-ИЛИ-НЕ, прямой выход которого соединен с третьим входом первого элемента ИЛИ, инверсный выход второго элемента 2И-NJlN/2È-ИЛИ-НЕ соединен с вторым входом второй структуры РАВНО3 НАЧ НОСТЬ элемента 4-PAB H03 НАЧНОСТЬ-ИЛИ-НЕ, с первым входом второй структуры И второго и с вторым входом первой структуры И третьего элементов 2ИИЛИ, прямой выход третьего триггера счетчика импульсов соединен с вторым входом второй структуры И второго элемента

2И-ИЛИ/2И-ИЛИ-НЕ и с первым входом первой структуры И третьего элемента 2ИИЛИ/2И-ИЛИ-НЕ, прямой выход которого соединен с четвертью входом первого элемента ИЛИ, инверсный выход третьего элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с вторый входом третьей структуры РАВНОЗНАЧНОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ-NfllN-НЕ, с первым входом второй структуры И третьего элемента 2И-ИЛИ и с первым входом второго элемента И, прямой выход четвертого триггера счетчика импульсов соединен с вторым входам второй структуры И третьего элемента

2И-ИЛИ/2И-ИЛИ-НЕ и с первым входам первой структуры И четвертого элемента

2И-ИЛИ/2И-ИЛИ-НЕ, прямой выход которого соединен с пятым входом первого элемента ИДИ, инверс ь и выход четвертого элемента 2И-ИЛИ!2И-ИЛИ-HF соединен с вторым входом четвертой структуры РАВНОЗНАЧНОСТЬ элемента 4-РАВЧОЗНАЧНОСТЬ-ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И-НЕ и с вторым входом второго элемента И-НЕ, прямой выход основного триггера соединен с вторым входом второй структуры И четвертого элемента 2И-ИЛ И/2И-ИЛИ-Н Е и с первым входом первой структуры И четвертого элемента 2И-ИЛИ, выход которого соединен с вторым входом третьего элемента И, выход которого соединен с

0-входом дополнительного триггера, и рямой выход дополнительного триггера соединен с вторым входом второй структуры

И четвертого и с первым входом первой структуры И пятого элемента 2И-ИЛИ, прямой выход резервного триггера соединен с вторым входом второй структуры И пятого элемента 2И-ИЛИ, выход которого соединен с вторым входом четвертого элемента И-НЕ, выход которого является выходом делителя, и соединен с R-входами первого-четвертого триггеров счетчика импульсов, с первым входом первой структуры И пятого элемента 2И-ИЛИ/2ИИЛИ-НЕ, инверсный выход которого соединен с R-входом основного триггера, выход первого элемента ИЛИ соединен с вторым входом второй структуры И пятого элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с В-входами дополнительного и резервного триггеров, выходы первого и второго элементов

И-НЕ соединены соответственно с S-входами основного и даполнительнога триггеров, выход второго элемента И соединен со счетныM входом основного триггера, выход третьего элемента И-НЕ соединен со счетным входом дополнительного триггера, выход третьего элемента И соединен с

О-входом дополнительного триггера, дополнительно содержит элемент И/И-НЕ. два элемента ИЛИ, пять элементов ИЛИ/КЛИНЕ, элемент НЕ, пять элементов И, а каждый триггер в своей структуре содержит элемент И, восемь элементов И-НЕ, четыре элемента НЕ, элемент. И/И-HE и элемент

7И-ИЛИ, причем инверсный S-вход каждого триггера соединен с первым входом элемента И, с входом третьего элемента

НЕ, с первыми входами третьего и восьмогс элементов И-НЕ, с третьим входом первой, с пятым входом второй, с четвертым входом третьей и с четвертым входом четвертой структур И элемента 7И-ИЛИ, 0вход каждого триггера соединен с первым входом первого элемента И-НЕ, с входом второго элемента НЕ и с вторым входом третьей структуры И элемен, а 7И-ИЛИ, 1757097

10 входом седьмого элемента И-НЕ и с первым входом второй структуры И элемента 7ИИЛИ, выход которого является выходом "Отказ" каждого триггера и соединен с вторым входом своей седьмой структуры И, тактовый вход делителя частоты следования импульсов дополнительно cáединен с первым входом элемента И/И-НЕ делителя, в ыхад "Отказ" первого триггера счетчика

0 импульсов соединен с входом элемента НЕ, с первым входом первой структуры И первого элемента 2И-ИЛИ, с г1ервым входам втароА cTp) ктуры И первого элемента

2И-ИЛИ/2И-ИЛИ-НЕ, с первым входом четвертого элемента И и с первым входом первого элемента ИЛИ/ИЛИ-НЕ, выход элемента НЕ делителя соединен с вторым входом первой структуры И первого элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с вторым входом первого элемента И, выход "Отказ" второго триггера счетчика импульСов соединен с вторым входом четвертого элемента И и с вторым входом первого элемента ИЛИ/ИЛИ-HF, выход четвертого элемента И соединен с первым входом третьего элемента ИЛИ, инверсный выход первого элемента

ИЛИ/ИЛИ-НЕ соединен с вторым входом первой структуры И второго элемента 2ИИЛИ/2И-ИЛИ-НЕ и с вторым входам второй структуры И первого элемента 2И-ИЛИ, прямой выход первого элемента

ИЛИ/ИЛИ-НЕ соединен с первым входом второй структуры И второго элемента 2ИИЛИ/2И-ИЛИ-НЕ, с первым входом первой структуры И второго элемента 2И-ИЛИ, с первым входом пятого элемента И и с первым входом второго элемента ИЛИ/ИЛИНЕ, выход "Отказ" третьего триггера счетчика импульсов соединен с вторыми входами шестого элемента И и второго элемента ИЛИ/ИЛИ-НЕ, выход шестого элемента И соединен с вторым входом третьего элемента ИЛИ, инверсный выход второго элемента ИЛИ/ИЛИ-НЕ соединен с вторым входом первой структуры И третьего элемента 2И-ИЛИ/2И-ИЛИ-КЕ и с вторым входам второй структуры И второго элемента

2И-ИЛИ, прямой выход второго элемента

ИЛИ/ИЛИ-НЕ соединен с первым входом второй структуры И третьего элемента 2ИИЛИ/2И-ИЛИ-НЕ, с первым входом пе вой структуры И третьего элемента 2И-ИЛ . -и с первыми входами седьмого элемента И v: третьего элемента ИЛИ/ИЛИ-НЕ, выход "Отказ" четвертого триггера счетчика импульсов соединен с вторыми входами третьего элемента ИЛИ/ИЛИ-НЕ и седьмого элемента И, выход которого соединен с третьим входом третьего элемента ИЛИ, инверсный выход третьего элемента ИЛИ/ИЛИ-НЕ соединен с

V-вход каждого триггера соединен с вторым входом элемента И., третий вход которого соединен со счетным входом каждого триггера, инверсный R-вход каждого триггера соединен с четвертым входам элемента 5

И, с входом четвертого элемента НЕ, с третьими входами четвертого и восьмого элементов И-НЕ, с четвертым входом первой, с шестым входом второй, с пятым входом третьей и с пятым входом четвер- 1 той структур И элемента 7И-ИЛИ, вход RF установки в исходное состояние средств

Функционального контроля каждого триггера соединен с первым входом седьмой структуры И элемента 7И-ИЛИ, выход 15 элемента И каждого триггера соединен с вторым входом первого и второго элементов И-НЕ и с входом первого элемента НЕ, выход которого соединен с входами элемента И/И-НЕ, с вторыми 20 входами пятого и шестога элементов ИНЕ, с пятым входом первой и с третьим входом второй структуры И элемента 7ИИЛИ, выход первого элемента И-НЕ соединен с первым входом второго и с вторым 25 входом третьего элементов И-НЕ, выход второго элемента И-НЕ соединен с вторым входом четвертого элемента И-НЕ, выход которого соединен с третьим входом третьего, с первым входом шестого элементов 30

И-НЕ, с вторым входам первой, с первым входом третьей и с первым входом пятой структур И элемента 7И-ИЛИ, выход третьего элемента И-НЕ соединен с первыми входами четвертого и пятого элементов И-НЕ, с 35 вторым входом второй, с первым входом четвертой и с первым входом шестой структур И элемента 7И-ИЛИ, выходы пятого и шестого элементов И-НЕ соединены соответственно с вторыми входами седьмого и 40 восьмого элементов И-НЕ, прямой выход элемента И/И-НЕ каждого триггера соединен с шестым входом первой и с четвертым вхбдам второй структуры И элемента 7ИИЛИ, инверсный выход элемента И/И-НЕ 45 соединен с третьими входами третьей и четвертой структур И элемента 7И-ИЛИ, -выход второго элемента НЕ соединен с вторым входом четвертой структуры И элемента 7И-ИЛИ, выходы третьего и четвер- 50 того элементов Н Е каждого триггера соединены соответственно с вторыми входами пятой и шестой структур И элемента

7И-ИЛИ, выход седьмого элемента И-НЕ является прямым выходам каждого тригге- 55 ра и соединен с первым входом восьмого элемента И-НЕ и с первым входом первой структуры И элемента 7И-ИЛИ, выход восьмого элемента И-НЕ является инверсным выходом каждого триггера и соединен с третьим

1757097

12

10

30 вторым входом первой структуры И четвертого элемента 2И-ИЛИ/2И-WIN-НЕ и с втооым входом второй структуры И ретьего элемента 2И-ИЛИ, прямой выход третьего элемента ИЛИ/ИЛИ-НЕ соединен с первым входом второй структуры И четвертого элемента 2И-ИЛИ/2И-ИЛИ-НЕ, с первыми входами восьмого элемента И и четвертого элемента ИЛИ/ИЛИ-НЕ, с вторым входом второго элемента И и с вторым входом первой структуры И пятого элемента 2И-ИЛИ/2ИИЛИ-НЕ, выход "Отказ" основного триггера соединен с вторыми входами четвертого элемента ИЛИ/ИЛИ-НЕ и восьмого элемента И, выход которого соединен с четвертым входом третьего элемента ИЛИ. инверсный выход четвертого элемента ИЛ И/ИЛ И-Н Е соединен с вторым входом первой структуры И четвертого элемента 2И-ИЛИ и с вторым входом первого элемента И-Н Е и с первым входом второй структуры И пятого элемента 2И-ИЛИ/2И-ИЛИ-НЕ, прямой выход четвертого элемента ИЛИ/ИЛИ-НЕ соединен с первым входом второй структуры

И пятого элемента 2И-ИЛИ, с первым вхо дом второго элемента И-НЕ и с первыми входами девятого элемента И и пятого элемента ИЛИ/ИЛИ-НЕ, выход "Отказ" дополнительного триггера соединен с вторыми входами пятого элемента ИЛИ/ИЛИ-НЕ и девятого элемента И, выход которого соединен с пятым входам третьего элемента

ИЛИ, инверсный выход пятого элемента

ИЛИ/ИЛИ-НЕ соединен с вторым входом первой структуры И шестого элемента 2ИИЛИ, с вторым входом третьего элемента ИНЕ и c первым входом третьего элемента И, прямой выход пятого элемента ИЛИ/ИЛИНЕ соединен с первым входом второй структуры И шестого элемента 2И-ИЛИ и с первыми входами десятого элемента К и второго элемента ИЛИ, выход "Отказ" резервного триггера соединен с вторыми входами второго элемента ИЛИ и десятого элемента И, выход которого соединен с шестым входом третьего элемента ИЛИ, выход второго элемента ИЛИ является выходом

"Частичный отказ" делителя, прямой выход элемента И/И-ME делителя соединен с первым входом третьего элемента И-НЕ, инверсный выход элемента И/И-HE соединен со счетным входом резервного триггера, выход четвертого элемента 2И-ИЛИ соединен с вторым входом элемента И/И-НЕ и с 0-входом резервного триггера, выход четвертого элемента И-HE является информационным выходом делителя, выход третьего элемента

ИЛИ является выходом "Отказ" делителя.

На фиг, 1 приведена структурная схема

opepnyrseporo делителя частоты следования импульсов; на фиг, 2 — функциональная схема каждого триггера; на фиг. 3— временные диаграмма работы каждого триггера, управляемый делитель частоты следования импульсов содержит счетчик 1 импульсов с триггерами 1,1-1.4, основной 2, дополнительный 3 и резервный 4 триггеры, элементы И 5,1-5.9., элемент НЕ 6.1, элементы ИЛИ 7,1-7.3, элементы 2И-ИЛИ 8.2-8,6, элементы ИЛИ/ИЛИ-НЕ 9.2-9.6, элементы

2И-ИЛИ/2И-ИЛИ-HE 10,1-10.5, элементы

И-НЕ 11.1-11,4, элемент И/И-НЕ 12, элемент 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13, Тактовый вход 14 соединен с первым входом элемента И/И-НЕ 12, с вторым входом первой структуры И элемента 2И-ИЛИ

8,2, с первым входом элемента И 5.1, с первым входом элемента ИЛИ 7,1 и с первым входом элемента И-НЕ 11.4.

Вход 15 управления кодом деления частоты следования импульсов соединен соответственно с соответствующими первыми входами структур РАВНОЗНАЧНОСТЬ злемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13.

Выход элемента И 5.1 соединен со счетным входом триггера 1,1, прямой выход которого соединен с первым входом первой структуры И элемента 2И-ИЛИ/2N-ИЛИ-НЕ

10, I. прямой выход которого соединен с вторым входом элемента ИЛИ 7.1. Выход "Отказ" триггера 1,1 соединен с входом элемента НЕ 6.1, с первым входом второй структуры И элемента 2И-ИЛ И/2И-ИЛИ-Н Е

10.1, с первым входом первой структуры И элемента 2И-ИЛИ 8,1, с первым входом элемента И 5.2 и с первым входом элемента

ИЛИ/ИЛИ-HE 9.2, Выход элемента НЕ 6.1 соединен с вторым входом первой структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10,1 и с вторым входом элемента И 5.1. Инверсный выход элемента 2И-ИЛИ/2И-ИЛИ-НЕ

10.1 соединен с вторым входом первой структуры РАВНОЗНАЧНОСТЬ элемента 4РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13, с первым входом второй структуры И элемента 2ИИЛИ 8.2 и с вторым входом первой структуры И элемента 2И-ИЛИ 8.3.

Выход элемента 2И-ИЛИ 8.2 соединен со счетным входом триггера 1,2, прямой выход которого соединен с вторым входом второй структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ

10.1 и с первым входом первой структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.2. "-ыход

"Отказ" триггера 1,2 соедлнен с вторым входом элемента И 5,2 и с вторым входом злемента ИЛИ/ИЛИ-HE 9.2, Выход элемента И

5.2 соединен с первым входом элемента

ИЛИ 7.3. Инверсный выход элемента

1757097

ИЛИ/ИЛИ-НЕ 9.2 соединен с вторым входом первой структуры И элемента 2ИИЛИ/2И-ИЛИ-НЕ 10.2 и с вторым входом второй структуры И элемента 2И-ИЛИ 8.2.

Прямой выход элемента ИЛИ/ИЛИ-НЕ 9,2 5 соединен с первым входом первой структуры И элемента 2И-ИЛИ 8,3, с первым входом элемента И 5,3, с первым входом элемента ИЛИ/ИЛИ-НЕ 9.3 и с первым входом второй структуры И элемента 2И- 10

ИЛИ/2И-ИЛИ-НЕ 10.2, прямой выход которого соединен с третьим входом элемента ИЛИ 7,1. Инверсный выход элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10,2 соединен с вторым входом второй структуры РАВНО- 15

ЗНАЧНОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13, с первым входом второй структуры И элемента 2И-ИЛИ 8,3 и с вторым входом первой структуры И элемента 2И-ИЛИ 8.4, 20

Выход элемента 2И-ИЛИ 8.3 соединен со счетным входом триггера 8,3, прямой выход которого соединен с вторым входом второй структуры И элемента 2И-ИЛИ/2ИИЛИ-НЕ 10,2 и с первым входом первой 25 структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ

10.3. Выход "Отказ" триггера 1.3 соединен с вторым входом элемента И 5.3 и с вторым входом элемента ИЛИ/ИЛИ-НЕ 9,3, инверсный выход которого соединен с вторым 30 входом второй структуры И элемента 2ИИЛИ 8.3 и с вторым входом первой структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10,3.

Выход элемента И 5.3 соединен с вторым входом элемента ИЛИ 7,3. Прямой выход 35 элемента ИЛИ/ИЛИ-НЕ 9.3 соединен с первым входом первой структуры И элемента

2И-ИЛИ 8,4, с первым входом элемента И

5,4, с первым входом элемента ИЛИ/ИЛИНЕ 9.4 и с первым входом второй структуры 40

И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10,3, пряМ0А выход которого соединен с четвертый входом элемента ИЛИ 7.1, Инверсный выход элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10,3 соединен с вторым входом третьей струк- 45 туры РАВНОЗНАЧНОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13, с первым входом второй структуры И элемента 2ИИЛИ 8.4 и с первым входом элемента

И 5.8. 50

Выход элемента 2И-ИЛИ 8.4 соединен со счетным входом триггера 1.4, прямой вы.ход которого соединен с вторым входом второй структуры И элемента 2И-ИЛИ/2ИИЛИ-НЕ 10,3 и с первым входом первой струк- 55 туры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.4.

Выход "Отказ" триггера 1.4 соединен с вторым входом элемента ИЛИ/ИЛИ-НЕ 9.4 и вторым входом элемента И 5,4, выход кото- рого соединен с третьим входом элемента

ИЛИ 7.3. Инверсный выход элемента

ИЛИ/ИЛИ-НЕ 9.4 соединен с вторым входом второй группы входов элемента 2И-ИЛИ 8.4 и с вторым входом первой структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.4. Прямой выход элемента ИЛИ/ИЛИ-HE 9.4 соединен с вторым входом элемента И 5,8, с вторым входом первой структуры И элемента

2И-ИЛИ/2И-ИЛИ-HE 10.5, с первым входом элемента И 5.5, с первым входом элемента

ИЛИ/ИЛИ-НЕ 9.5 и с первым входом второй структуры И элемента 2И-ИЛИ/2И-ИЛИ-Н Е

10.4, пр мой выход которого соединен с пятым входом элемента ИЛИ 7.1. Инверсный выход элемента ИЛИ/ИЛИ-НЕ 10.4 соединен с вторым входом четвертой структуры РАВНОЗНАЧНОСТЬ элемента 4РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13.

Выход элемента И-НЕ 11.1 соединен с инверсным S-входом триггера 2, счетный вход которого соединен с выходом элемента

И 5.8; Выход элемента 2И-ИЛИ/2И-ИЛИ-HE

10.5 соединен с инверсным R-входом триггера 2, прямой выход которого соединен с вторым входом второй структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.4 и с первым входом первой структуры И элемента 2И-ИЛИ

8,5. Выход "Отказ" триггера 2 соединен с вторым входом элемента ИЛИ/ИЛИ-НЕ 9.5 и с вторым входом элемента И 5.5, выход которого соединен с четвертым входом элемента ИЛИ 7,3, Инверсный выход элемента

ИЛИ/ИЛИ-НЕ 9,5 соединен с вторым входом элемента И-НЕ 11.1, с первым входом второй структуры И элемента 2И-ИЛИ/2ИИЛИ-НЕ 10.5 и с вторым входом первой структуры И элемента 2И-ИЛИ 8,5. Прямой выход элемента ИЛИ/ИЛИ-Н.Е 9.5 соединен с первым входом элемента И-НЕ 11.2, с первым входом элемента И 5,6, с первым входом элемента ИЛИ/ИЛИ-НE 9,6 и с первым входом второй структуры И элемента 2ИИЛИ 8.=, выход которого соедйнен с вторым входом элемента И/И-НЕ 12 и с вторым входом элемента И 5.9.

Прямой выход элемента И/И-НЕ 12 соединен с первым входом элемента И-НЕ

11.3, выход которого соединен со счетным входом триггера 3. Выход элемента И-НЕ

11,2 соединен с инверсным S-входом тэиггера 3, 0-вход которого соединен с вых ..ом элемента И 5.9, Прямой выход триггера 3 соединен с вторым входом второй структуры И элемента 2И-ИЛИ 8.5 и с первым входом первой группы входов элемента 2И-ИЛИ

8.6. Выход "Отказ" триггера 3 соединен с вторым входом элемента ИЛИ/ИЛИ-НЕ 9.6 и с вторым входом элемента И 5.6, выход кдторого соединен с пятым входом элемента

1757097

16 вторым входом элемента И 5,7, выход которого соединен с шестым входом элемента

ИЛИ 7,3. Выход элемента ИЛИ 7.1 соединен 20

ИЛИ 7.3. Инверсный выход элемента

ИЛИ/ИЛИ-НЕ 9.6 соединен с вторым вхоом элемента И-НЕ 11.3, с первы" входом элемента И 5,9 и с вторым входом первой структуры И элемента 2И-ИЛИ 8,6. Прямой выходзлемента ИЛИ/ИЛИ-НЕ9.6соединен с первым входом элемента И 5,7, с первым входом элемента ИЛИ 7,2 и с первым входом второй структуры И элемента 2И-ИЛИ

8,6, выход которого соединен с вторым входом элемента И-НЕ 11.4.

Инверсный выход элемента И/И-НЕ 12 соединен со счетным ходом триггера 4, прямой выход которого соединен с вторым входом второй структуры И элемента 2ИИЛИ 8.6, Выход "Отказ" триггера 4 соединен с вторым входом элемента ИЛИ 7,2 и с с вторым входом второй структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.5 и с инверсными R<-входами триггеров 3 и 4.

Выход элемента И-НЕ 11.4 является информационным выходом 16 делителя и соединен с первым входом первой структуры И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.5 и с инверсными Ro-входами триггеров 1,1-1.4. Выход элемента ИЛИ 7,2 является выходом 17

"Частичный отказ" делителя, Выход элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ t3 соединен с первым входом элемента И-НЕ 11.1 и с вторым входом элемента И-НЕ 11.2. Выход элемента ИЛИ 7,3 является выходом 18

"Отказ" делителя, Вход 19 установки в исходное состояние средств функционального контроля делителя соединен с Rp-входами триггеров 1. 1И.4, 2-4.

Каждый триггер (фиг,2) содержит элемент И 20, элементы И-НЕ 21-28, элементы

НЕ 29, 31-33, элемент И/И-НЕ 30 и элемент

7И-ИЛИ 34.

Инверсный S-вход 35 каждого триггера соединен с первым входом элемента И 20, с входом элемента НЕ 32, с первыми входами элементов И-НЕ 23 и 27, с третьим входом первой, с пятым входом второй, с четвертым входом третьей и с пятым входом четвертой структур И элемента 7И-ИЛИ 34.

0-вход 36 каждого триггера соединен с первым входом элемента И-НЕ 21, с входом элемента НЕ 31 и с вторым входом третьей структуры И элемента 7И-ИЛИ 34.

V-вход 37 и счетный вход 38 каждого триггера соединены соответственны с вторым и третьим входами элемента И 2О.

R©-вход 39 каждого триггера соединен с четвертым входом элемента И 20, с входом элемента HE 33, с третьими входами элементов И-HE 24 и 28, с четвертым входом

15 первой, с шестым входом второй, с пятым входом третьей и с пятым входом четвертой структуры И элемента 7И-ИЛИ 34.

Rp-вход 40 каждого триггера соединен с первым входом седьмой структуры И элемента 7И-ИЛИ 34.

Выход элемента И 20 соединен с вторым входом элемента И-НЕ 21, с вторым входом элемента И-НЕ 22 и с входом элемента НЕ 29, выход которого соединен с входами элемента И/И-НЕ 30, с вторыми входами элементов И-НЕ 25 и 26, с пятым входом первой и с третьим входом второй структур И элемента 7И-ИЛИ 34.

Выход элемента И-HE 21 соединен с вторым входом элемента И-НЕ 23 и с первым входом элемента И-НЕ 22, выход которого соединен с вторым входом элемента

И-НЕ 24, Выход элемента И-НЕ 23 соединен с первым входом элемента И-НЕ 25, с вторым входом второй, с первым входом четвертой, с первым входом шестой структур И элемента 7И-ИЛИ 34 и с первым входом элемента

И-НЕ 24, выход которого соединен с третьим входом элемента И-НЕ 23, с первым входом элемента И-НЕ 26, с вторым входом первой, с первым входом третьей и с первым входом пятой структур И элемента 7ИИЛИ 34, Выходы элементов И-НЕ 25 и 26 соединены соответственно с вторыми входами элементов И-НЕ 27 и 28.

Прямой выход элемента И/И-НЕ 30 соединен с шестым входом первой и с четвертым входом второй структур И элемента

7И-ИЛИ 34. Инверсный выход элемента

И/И-НЕ 30 соединен с третьим входом третьей и с третьим входом четвертой структур И элемента 7И-ИЛИ 34.

Выход элемента HE 31 соединен с вторым входом четвертой структуры И элемента 7И-ИЛИ 34. Выходы элементов НЕ 32 и

33 соединены соответственно с вторыми входами пятой и шестой структур И элемента 7И-ИЛИ 34.

Выход элемента И-НЕ 27 является прямым выходом 40 каждого триггера и соединен с первым входом элемента И-НЕ 28 и с первым входом первой структуры И элемента 7И-ИЛИ 34. Выход элемента И-НЕ 28 является инверсным выходом 41 каждого триггера и соединен с третьим входом элемента И-НЕ 27 и с первым входом второй структуры И элемента 7И-ИЛИ 34, выход которого является выходом 42 "Отказ" ка>кдого триггера и соединен с вторым входом своей седьмой структуры И.

1757097

Рассмотрим функциональное назначе- ров 2 и 3 соответственно либо, в случае ние логических элементов структуры управ- отказа одного из триггеров 1.1-1,4, с выхоляемого делителя частоты следования дов триггеров 3 и 4 соответственно. импульсов. Элементы ИЛИ/ИЛИ-Н Е 9,2-9.6 форСчетчик 1 считает входные импульсы, 5 мируют на своих выходах(прямом и инверпоступающие на вход 14 до тех пор, пока сном) управляющие сигналы настроечной в нем не установится код, совпадающий с функции работоспособнбй структуры дедвоичным кодом коэффициента деления, ус- лителя. Кроме того, эти элементы, как и тэновленного на управляющей шине 15. элементы И 5,2-5.7 составляют функциоОсновной триггер 2 повышает досто- 10 нальную группу, формирующую последоваверность сигнала, формируемого на инфор- тельное обобщение сигналов "Частичный мационном выходе 16 делителя, отказ" и "Отказ" устройства в целом.

Дополнительный триггер 3 предназна- Элементы 2И-ИЛИ/2И-ИЛИ-НЕ 10.1чен для повышения надежности делителя в 10.4 пропускают на свои выходы сигналы с работе путем уменьшения зависимости по- 15 выходов триггеров 1.1-1.4 одноименного явления выходного импульса от времени разряда счетчика 1 импульсов в случае их срабатывания элементов устройства, . исправного состояния либо с выходов тригРезервный триггер 4 предназначен для геров последующего разряда, начиная с отоперативной замены триггера 3 в случае казавшего триггера, отказа в процессе работы любого изтригге- 20 Элемент 2И-ИЛИ/2И-ИЛИ-НЕ 10.5 ров 1,1-1.4, 2 и 3. пропускает сигнал установки в "0" триггера

Элемент И 5,1 пропускает тактовый сиг- 2 в случае исправного состояния триггеров нал с входа 14 делителя на счетный вход 1.1-1.4 с выхода элемента ИЛИ.7,1 и с выхотриггера 1,1 в случае его исправного состо- да элемента И-HE 11.4 в случае неисправнояния, 25 го состояния хотя бы одного из триггеров

Элементы И 5,27;5.7 составляют функ- 1,1-1,4. циональную группу элементов делителя, Элемент И-НЕ 11.1 йропускает сигналы формирующую сигнал "Отказ" устройства на инверсный вход триггера 2 с выхода элепри отказе двух и более триггеров 1.1-1.4, мента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13 в

2-4, 30 случае исправного состояния триггеров 1.1Элемент И 5.8 пропускает на счетный 1.4 и 2. вход триггера 2 изменения состояний сигна- Элемент И-Н Е 11.2 пропускает сигналы ла с выхода триггеров 1.4 или 1.3, который на инверсный вход триггера 3 с выхода элепоступаетчерез элемент 2И-ИЛИ/2И-ИЛИ- мента 4-РАВНОЗНАЧНОСТЬ -ИЛИ-НЕ 13 в

НЕ 10,3. 35 случае неисправного состояния хотя бы одЭлемент И 5.9 пропускает сигнал на 0- ного из триггеров 1.1-1.4 или 2. вход триггера-3 в случае его исправного Элемент И-НЕ 11,3 пропускает тактосостояния. вый сигнал на счетный вход триггера 3 в

Элемент НЕ 6.1 инвертирует сигнал с случае неисправного состояния хотя бы одвыхода "Отказ" триггера 1,1, 40 ного из триггеров 1,1-1.4, или 2.

Элемент ИЛИ 7.1 формирует на своем Элемент И-НЕ 11.4 пропускает на выход выходе сигналустановки в "0" триггеров2-4 16 делителя тактовый сигнал с входа 14 в при нулевом состоянии триггеров 1,1-1.4; случае появления единичного сигнала на

Элемент ИЛИ 7,2 формирует на своем выходе элемента 2И-ИЛИ 8.6. выходе сигнал "Частичный отказ" в случае 45 Элемент И/И-НЕ 12 формирует на своотказа хотя бы одного из триггеров 1,1-1.4, их прямом и инверсном выходах прямой

2, 3 или 4. и инверсный тактовый сигнал в случае

Элемент ИЛИ 7,3 формирует на своем появления единичного потенциала на выховыходе сигнал "Отказ" при появлении еди- де элемента 2И-ИЛИ 8.5, ничного сигнала хотя бы на одном из эле- 50 Элемент 4-РАВНОЗНАЧНОСТЬ-ИЛИментов И 5.2-5.7. НЕ 13 формирует на своем выходе сигнал

Элементы 2И-ИЛИ 8,2-8.4 пропускают установки в единичное состояние тр ера на счетные входы триггеров 1.2- 1,4 сигналы 2 (в случае исправного состояния триггеров и их изменения с тактового входа 14 и с 1,1-1.4) либо триггера 3(в случае неисправвыхода предыдущего триггера через эле.- 55 ного состояния хотя бы одного изтриггеров менты 2И-ИЛИ/2И-ИЛИ-НЕ 10,1-10.4, в за- 1,1-1.4 и 2). висимости от исправного или неисправного Элементы И-HE 21-24 (фиг.2) образуют состояния этих триггеров. схему основного триггера, а элементы ИЭлементы 2И-ИЛИ 8.5 и 8.6 пропускают НЕ 25-28 — схему вспомогательного триггена свои выходы сигналы с выходов тригге- ра триггеров 1,1-1.4, 2-4, 19

1757097

Элемент НЕ 29 предназначен для организации двухтактного режима работы каждого триггера при наличии одного синхровхода 38. Кроме того, на выходе элемента

-HE 29 вырабатывается сигнал строба сравнения сигналов на противоположных плечах (выходах) основного и вспомогательного триггеров (точки А и Q, А и Q на фиг,2) в режиме хранения информации.

Элемент И/И-НЕ 30 предназначен для формирования сигнала строба сравнения в счетном режиме и инверсного ему сигнала, задержанного по времени не менее

ЗТ,р (где Тср — среднее время срабатывания одного логического элемента структурно-логической организации каждого триггера 1.1-1,4, 2-4.

Элемент НЕ 31 инвертирует сигнал на

О-входе 36 триггера для четвертой структуры И элемента И-ИЛИ 34, являющейся входом установки в единицу триггера на элементе И-ИЛИ 34.

Элементы НЕ 32 и 33 инвертируют сигналы соответственно на входе S 35 и входе

R 39 каждого триггера, обеспечивая при этом формирование соответствующих сигналов на своих выходах через время не менее 2Т,Р с момента начала их изменения на соответствующих входах.

Элемент И-ИЛИ 34 осуществляется на своих структурах И контроль правильности срабатывания всех логических элементов структурно-логической организации каждого триггера. В случае нарушения логики функционирования (отказ какого-лйбо логического элемента структуры триггера) на выходе элемента И-ИЛИ 34 формируется сигнал "Отказ", который посредством своей обратной связи через седьмую структуру И входов осуществляет так называемый "Эффект самозахвата", т,е, устанавливается в устойчивое состояние логической единицы, В общем случае на входах всех структур

И, кроме седьмой, элемента И-ИЛИ 34 реализуется функционал отказа, который можно представить следующим аналитическим выражением

F =(V С)СА(В S) V(V С) ВА(В S) V

Ч (ЧС)Аа(Я5)Ч(ЧС)Аа(ВЯ) V

V SAVRA, (1) где V — единичное состояние сигнал". на

V-входе каждого триггера;

С вЂ” единичное состояние сигнала на синхровходе каждого триггера;

D, Π— единичное и нулевое соответственно состояния сигналов на 0-входе триггера.;

10

45 логических элементов работа каждого триг15

А, А — единичное состояние сигнала в точках А и А на фиг. 2;

R, R — единичное и нулевое соответственно состояния сигналов на В-входе каждого триггера;

S„S — единичное и нулевое соответственно состояния сигналов на S-входе триггера;

Q, Q — состояние сигналов на прямом и инверсном выходах каждого триггера, Отличительной особенностью элементов И/И-НЕ 30 и НЕ 32 и 33 в структуре каждого триггера является то, что кроме функционально-логической нагрузки они выполняют и функцию времени срабатывания. Время срабатывания элемента И/И-НЕ

30 должно быть не менее ЗТср, а время срабатывания элементов НЕ 32 и 33 — не менее

2Т,Р, Это условие можно выполнить при разработке технологии микросхемы следующими путями; увеличением количества последовательно включенных транзисторов в данных логических элементах 30, 32 и 33; технологией изготовления, т,е, увеличением геометрических размеров базы транзисторов этих логических элементов по сравнению с другими логическими элементами структуры каждого триггера; увеличением резисторной и емкостной нагрузки этих логических элементов, Каждый триггер делителя работает следующим образом, Г)осле включения питания на Кр-вход триггера (на ши ну 40) подается нул евой уровень сигнала для установки в исходное состояние средств функционального контроля, так как в силу случайного характера переходных процессов во время включения питания триггер на элемент И-ИЛИ 34 может установиться в единичное состояние, соответствующее сигналу "Отказ" каждого триггера, Далее, при исправном состоянии всех гера подчиняется (соответствует) закону функционирования, приведенному в сокращенной таблице переходов, В процессе своего функционирования первая, ступень каждого триггера подчиняется закону, представленному следующим аналитическим выражением:

F(A=1)= 0 Ч С(R S)VS; (2)

F(A= 1) =ОЧС(В З)ЧЯ, (3) где Ч вЂ” единичное состояние сигнала на

V-входе каждого триггера;

С вЂ” единичное состояние сигнала на синхровходе каждого триггера;

1757097

D, D — единичное и нулевое соответственно состояния сигналов на D-входе каждого триггера;

А, А — состояние сигналов в точках А и А на фиг. 2 каждого триггера; 5

R, R — единичное и нулевое соответственно состояния сигналов на R-входе каждого триггера;

S, S — единичное и нулевое соответственно состояния сигналов на S-входе каж- 10 дого триггера.

За выполнением условий выражений (2) и (3) следят третья и четвертая структуры И элемента И-ИЛИ 34.

В процессе своего функционирования 15 вторая ступень (вспомогательный триггер) каждого триггера подчиняется закону, который можно представить следующим аналитическим выражением;

20 ((V С) А Q (R S) = 1)V((V С) AQ (R S) = 1) (4) где V, С вЂ” единичное состояние сигнала на выходе элемента НЕ 30 каждогО триггера;

Q, Q — состояние сигналов на прямом и 25 инверсном соответственно выходах каждого триггера, 3а выполнением условий выражения (4) следят первая и вторая структуры И элемента И-ИЛИ 34, 30

Функционал отказа любого из логических элементов первой ступени (основного триггера), реализованный в каждом триггере, можно представить следующим аналитическим выражением: 35

F = (V С) D А (R S) V (V С) б А (R S), (5)

В случае нарушения условий функционирования, представленных в выражениях (2) и (3), на выходе элемента И-ИЛИ 34 уже в момент срабатывания логических элемен- 40 тов первой ступени вырабатывается сигнал

"Отказ" любого из триггеров.

Функционал отказа любого из логических элементов второй ступени (вспомогательного триггера), реализованный в 45 техническом решении каждого триггера, можно представить следующим выражень ем:

F = (V С) АО (R S) М (V С) А Q (R S), (6)

В случае нарушения условий функционирования, представленных в выражении (4), на выходе элемента И-ИЛИ 34 также вырабатывается сигнал "Отказ" любого из триггеров делителя, . 55

Асинхронный режим функционирования каждого триггера контролируется пятойи шестой структурами И элемента И-ИЛИ

34. Режим установки "1" контролирует пятая структура И, режим установки "0" — шестая структура И элемента И-ИЛИ 34, Характерной особенностью этого режима является то, что установка основного и вспомогательного триггеров структуры каждого триггера осуществляется одновременно. Вот почему строб сравнения на выходах элементов НЕ 32 и 33 вырабатывается через время не менее 2Т,р, т,е. через время срабатывания элементов И-HE 23 и 24, а также элементов И-НЕ 27 и 28. В случае правильного срабатывания всех элементов ни шестая, ни седьмая структуры И не пропустят на свой выход высокий логический уровень сигнала и на выходе элемента И-ИЛИ 34 сигнал

"Отказ" не будет сформирован. В противном случае такой сигнал будет сформирован и он будет означать, что при асинхронной установке триггера в "0" или "1" произошел отказ какого-либо логического элемента структуры каждого триггера.

Рассмотрим последовательность срабатывания всех элементов логической структуры каждого триггера в его трех основных режимах синхронного функционирования; хранение, установка "1" и установка "0".

В режиме "Установка 1" (см.таблицу) по

D-входу с поступлением положительного фронта синхросигнала на С-вход триггера на выходе первого элемента И-НЕ 21 через время 2Т<р срабатывания элементов И

20, И-НЕ 21 установится сигнал логического нуля, Следовательно, через время

3Тср срабатывания с момента поступления поло>кительного фронта сигнала на С-вход на выходах второго и третьего элементов

И-НЕ 22 и 23 установятся сигналы логической единицы и через время 4Т р срабатывания на выходе четвертого элемента И-НЕ

24 -- сигнал логического нуля, Таким образом. через время 4Т<р в точке А (фиг,2) будет установлено состояние логической единицы, а в точке А — состояние логического нуля, Контроль правильности срабатывания логических элементов первой ступени каждого триггера осуществляется стробом сравнения с инверсного выхода элемента И/И-НЕ

30, который появляется также через время не менее 4Т р срабатывания элементов И

20, Н Е 29 и самого элемента И /И-Н Е 30.

Если в ходе контроля будет выполнено условие (2) и (3), то третья и четвертая струк- уры

И элемента И-ИЛИ 34 не пропустят на его выход сигнал логической единицы, При нарушении алгоритма функционирования логическими элементами первой ступени выполнится условие (4), на выходе однофазного триггера на элементе И-ИЛИ 34 вырабатывается сигнал логической единицы, сигнализируя об отказе первой ступени любого из триггеров делителя.

175709?

С приходом на С-вход триггера отрицательного франта синхроимпульсэ состояние первой ступени передается во втору,о сту»ень, т.е, пятый элемент И-НЕ 25 у»; ановится в состояние логического нуля на своем выходе, а шестой элемент И-НЕ 26 останется в состОянии лОГической 8диницы на GBOем выходе, Следовательно, через время 4Т р срабатывания с момента поступленил отрицательного фронта синхроимпульса нэ выходе элемента И-НЕ 27 установится сигнал логической единицы, а через время 5Тср на выходе элемента И-НЕ 28 — сигнал логического нуля, Контроль паавильности срабатывания логических элементов второй ступени производится стробом сравненил, который появляется HG Bb!ходе элемента

И/И-HE 30 через время не менее 5Тср срабатыванил с момента появления отрицательнога фронта нэ синхровхаде каждого триггера. При выполнении условий (4} на выходе триггера на элементе И-ИЛИ 34 сигнал "Отказ" не сформируется. В противном случае, т.е. при выполнении условий (6), на его выходе будет сформирован сигнал "Отказ" одного или нескольких логических элементов второй ступени любого из триггеров делителя.

В режиме "Установка 0" (см.таблицу, п.5} по D-входу с приходам положительного фронта синхросигналэ на выходе элемента

И-НЕ 21 устанавливается сигнал логической единицы, а на выходе элемента И-НЕ 22— сигнал логического нуля, который через время ЗТср срабатывания с момента появления положительного фронта синхроимпульса приведет к формированию на выходе элемента И-HE 24 сигнала логической единицы.

Через время 4Тср на вь ходе элемента И-НЕ

23 будет сформирован сигнал логического нулл, Контроль правильности срабатывания лоГических элементов первОй ступени в этом случае будет проведен на входах третьей и четвертой структур И элементом

И-ИЛИ 34 сигналом сравнения с выхода элемента И/И-ИЛИ 30, который будет сформирован через время не менее 4Тср срабатывания элементов И 20, НЕ 29 и самого элемента И/И-НЕ 30. При выполнении условий (2) и (3) сигнал "Отказ" на выходе триггера на элементе И-ИЛИ 34 не появится, в противном случае он будет сформирован, сигнализируя об отказе одного или нескольких логических элементов первой ступени любого из триггеров, Функционирование и контроль правильности срабатывания логических злеf48HтОв второй ступени производится следующим образом. При появлении на синхровходе триггера отрицательного фронта синхросигнала состояние основного триггера (первой ступени) будет передано во вторую ступень по следующей логической ветви: через 3Тср на выходе элемента И-НЕ

26 будет сформирован сигнал логического нуля; через время 4Т,р на выходе элемента

И-НЕ 28 — сигнал логической единицы и через время 5Т,р на выходе элемента ИНЕ 27 -- сигнал логического нуля. Контроль правильности срабатывания будет произведен сигналом сравнения с прямого выхода элемента И/И-НЕ 30, который будет сформирован также через время 5Т р сраба15 тыванил элементов И 20, НЕ 29 и самого элемента И/И-НЕ 30, При выполнении условий (4) сигнал "Отказ" на выходе триггера на элементе И-ИЛИ 34 сформирован не будет, В противном случае, т.е. при выполнении

20 условий (6), на его выходе формируется сиг нал "Отказ", сигнализируя об отказе одного или нескольких логических элементов второй ступени любого из триггеров.

В режиме хранения (см.таблицу, п.7), 25 т.е, при наличии нулевого потенциала на синхравходе триггера, с выходов элементов

И-НЕ 21 и 22 на входы элементов И-НЕ 23 и

24 поступают сигналы логической единицы, подтверждая предыдущее состояние триг30 гера первой ступени, С выходов элементов

И-НЕ 25 и 26 на входы элементов И-HE 27 и 28 также поступают сигналы логической единицы, подтверждая предыдущее состояние триггера второй ступени, 35 В этом случае контроль правильности хранения предыдущего состояния производится следующим образом. Через время

2Т р срабатывания элементов И 20 и НЕ 29 производится сравнение состояний в точке

40 А с состоянием на прямом выходе триггера и в точке А с состоянием сигнала на инверсном выходе триггера. Такое же сравнение производится через время 5Т р с момента появления сигнала логического нулл на син45 хровходе триггера стробом сравнения с выхода (инверсного) элемента И/И-НЕ 3. . Функционирование и контроль правильности срабатывания логических элементов структуры каждого триггера в остальных режимах его функционирования (см,таблицу, пп. 2, 3 и 6) производится аналогичным образом.

Управляемый делитель частоты следования импульсов, имея описанные триггеры, работает следующим образом.

В исходном состоянии все триггеры счетчика 1 и триггеры 2-4 установлены в исходное "нулевое" состояние. На вход 19

ПОДаЕТСЯ СИГНаЛ НУЛЕВОГО ЛагичЕСКОГО уровнл для приведения в исходное состоя25

1757097

26 ние средств функционального контроля триггеров, На шинах 15 установлен код, соответствующий выбранному коэффициенту деления. На выходе элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13 присутствует уровень логического нуля, как и иа выходе элемента ИЛИ 7.1, Коэффициент деления определяется по выражению: (7) К,= К+1. где К вЂ” двоичный код коэффициента деления, поступающий на первые входы структур РАВНОЗНАЧНОСТЬ элемента 13, В случае исправного состояния триггеров счетчика 1 и триггеров 2, 3, триггер 4 находится в "горячем" резерве, и сигнал с его прямого выхода заблокирован нулевым логическим сигналом с прямого выхода элемента ИЛИ/ИЛИ-НЕ 9,6, поступающим на первый вход второй структуры И элемента

2И/ИЛИ 8.6. На выходах "Отказ" триггеров

1.1-1,4, 2-4 присутствуют сигналы логического нуля, В этом случае деление входных импульсов предлагаемое устройство производит следующим образом, Так как в случае исправного состояния всех триггеров на их выходах "Отказ" присутствуют сигналы логлческого нуля, то открыты элемент И 5.1, вторые структуры И элементов 2И-ИЛИ 8,2-8,4, элемент И-НЕ

11.1, вторая структура И элемента 2ИИЛИ/2И-ИЛИ-НЕ 10,5, элемент И-НЕ 11.3, элемент И 5,9, первые структуры И элементов 2И-ИЛИ/2И-ИЛИ-НЕ 10,1-10.4 и первые структуры И элементов 2И-ИЛИ 8.5 и 8.6.

Одновременно с этим закрыты первые структуры И элементов 2И-ИЛИ 8,2-8,4, элемент И 5.8, первая структура И элементов

2И-ИЛИ/2И-ИЛИ-НЕ 10,5, вторые структуры И элементов 2И-ИЛ И/2И-ИЛИ-Н Е 10.110.4, 2И-ИЛИ 8.5 и 8,6, В результате этого подсчет входных импульсов производится по следующей логической ветви устройства: с входа 14 устройства через элемент И 5,1— на счетный вход триггера 1.1; состояние сиг- нала на прямом выходе триггера 1.1 (и его изменения) через первую структуру И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.1 поступают с его прямого выхода на второй вход элемента ИЛИ 7.1 и с инверсного выхода — на второй вход первой структуры РАВНОЗНАЧНОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13, на первый вход второй структуры И элемента 2И-ИЛИ 8.2 и на второй вход первой структуры И элемента 2ИИЛИ 8,3; так как открыта вторая структура

И элемента 2И-ИЛИ 8.2, то положительный фронт изменения сигнала на инверсном выходе элемента 2И-ИЛИ/2И-ИЛИ-HE 10.1 будет воздействовать на счетный вход триггера 1.2, Изменение сигнала на прямом выходе триггера 1.2 через первую структуру И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.2 и вторую структуру И элемента 2И-ИЛИ 8.3 воздействует I.à счетный вход триггера 1,3, Изменение си-,íàëà на прямом выходе триггера 1,3 через первую структуру И элемента 2ИИЛ И/2 И-ИЛ И-Н Е 10.3 и вторую структуру И элемента 2И-ИЛИ 8.4 воздействуют на,счетный вход триггера 1,4, Счетчик 1 считает входные импульсы до тех пор, пока в нем не установится код, совпадающий с двоичным кодом коэффици20 ента деления. До этого момента на выходе хотя бы одной из структур РАВНОЗНАЧНОСТЬ элемента 4-РАВ Н ОЗ НАЧ Н ОСТЬИЛИ-НЕ 13 присутствует уровень логической единицы. При установлении в

25 счетчике 1 кода, совпадающего с двоичным кодом коэффициента деления, на выходах всех структур РАВНОЗНАЧНОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13 формируются слгналы логического нуля, что

30 приводит к формированию единичного сигнала на выходе элемента 13, который через элемент И-НЕ 11.1 устанавливает в состояние логической единицы триггер 2, Единичный логический уровень сигнала с IlpAMDI

35 выхода триггера 2 через первую структуру

И элеме òà 2И-ИЛИ 8.5 и элемент И 5.9 воздействует íà D-вход триггера 3 и на второй вход элемента И/И-НЕ 12, в результате чего в момент окончания входного

40 импульса на тактовом входе 14 триггер 3 установится в единичное состояние, которое через первую структуру И элемента 2ИИЛИ 8.6 будет воздействовать на второй вход элемента И-НЕ 11,4. С приходом оче45 редного входного импульса на выходе элемента И-НЕ 11.4 будет сформирован сигнал нулевого логического уровня, который начинает установку триггеров счетчика 1 в нулевое состояние.

50 Значение сигнала на выходе элемента

ИЛИ 7.1 определяется состоянием сиг . лов на выходах триггеров 1 1-1.4 счетчика 1 и значением входного сигнала делителя. При этом, когда на выходной шине 16 делителя

55 заканчивается выходной импульс, на выходе элемента ИЛИ 7,1 формируется уровень логического нуля, который устанавливает триггеры 2-4 в нулевое состояние.

В дальнейшем делитель работает аналогично. В результате на выходной шине 16

1757097,28

20 делителя появляются импульсы с частотой, пропорциональной частоте входных импульсов и обратно пропорциональной двоичному числу плюс единица, код,<оторого установлен на шинах 15 кода управления коэффициентом деления.

Рассмотрим пример восстановления работоспособности устройства при отказе триггера 1,2 счетчика и пример отказа триггера 2 устройства, В случае отказа триггера 1.2 счетчика 1 на его выходе "Отказ" формируется сигнал логической единицы, что приводит к смене состояний сигналов на выходах элементов

ИЛИ/ИЛИ-НЕ 9,2-9,6, В результате этого на прямых выходах элементов ИЛИ/ИЛИ-НЕ

9,2-9,6 будет сформирован сигнал логиче-. ской единицы, а на их инверсных выходах— сигнал логического нуля. При этом откроются вторые структурь1 И элементов 2ИИЛИ/2И-ИЛИ-HE 10,2-10,4, 2И-ИЛИ 8,5 и

8.6 и первые структуры И элементов 2ИИЛИ 8.3 и 8.4, элемент И 5.8, первая структура И элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.5, элемент И-НЕ 11,2. Одновременно с этим закрываются следующие логические элементы устройства: вторые структуры И элементов 2И-ИЛ И 8.2-8,4, (заметим, что о;." тается закрытой первая структура И элемен. та 2И-ИЛИ 8,2 нулевым сигналом с выхода

"Отказ" триггера 1. t), первые структуры И элементов 2И-ИЛИ/2И-ИЛИ-НЕ 10;2-10,4 и

2И-ИЛИ 8.5 и 8.6, элемент И-НЕ 11,1. вторая структура И элемента 2И-ИЛИ/2И-ИЛИ-НЕ

10.5, элемент И-НЕ 11,3 и элемент И 5,9, При поступлении на вход 14 тактовых импульсов устройство в этом случае работает следующим образом.

С входа 14 устройства импульсы счета через элемент И 5,1 поступают на счетный вход триггера 1,1; состояние сигнала (и его изменения) с прямого выхода триггера 1 1 через первую структуру И элемента 2ИИЛИ/2И-ИЛИ-HE 10,1 поступает с его прямого выхода на вход элемента ИЛИ 7.1 и с его инверсного выхода — на второй вход первой структуры РАВНОЗНАЧНОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ 13, на второй вход первой структуры И элемента 2И-ИЛИ 8.3 и через этот элемент — на счетный вход триггера 1,3, На счетный вход триггера 1;2 этот сигнал воздействовать не будет, так как вторая структура И элемента

2И-ИЛИ 8.2 закрыта.

Изменение сигнала на выходе триггера

1,3 через вторую структуру И элемента 2ИИЛИ/2И-ИЛИ-НЕ 10,2 поступает с его прямого выхода на вход элемента ИЛИ 7.1 и с его инверсного выхода поступает на второй . вход второй структуры РАВНОЗНАЧНОСТЬ

50 элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ

13ичерез первую структуру И элемента

2И-ИЛИ 8,4 на счетный вход триггера

1,4.

Изменение сигнала на выходе триггера 1,4 через вторую структуру И элемента

2И-ИЛИ/2И-ИЛИ-HE 10.3 поступает с его прямого выхода на соответствующий вход элемента ИЛИ 7.1 и с его инверсного выхода поступает на вход третьей структуры РАВНОЗНАЧНОСТЬ элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ и через первый вход элемента И 5.8 на счетный вход триггера 2.

Изменение сигнала на выходе триггера

2 врез вторую структуру И элемента 2ИИЛИ/2И-ИЛИ-HE 10,4 поступает с его прямого выхода на вход элемента ИЛИ 7.1 и с его инверсного выхода поступает на вход четвертой структуры РАВНОЗНАЧНОСТЬ элемента 4-РАВ НОЗ НАЧ НОСТЬ-ИЛИ-Н Е

13. Таким образом, триггера 1.2 заменяется триггером 1.3, триггер 1.3 — триггером 1,4, триггер 1,4 — триггером 2. Так как элемент

И/И-НЕ 12 открыт, то открывается доступ к счетному входу триггера 4, а так как элементы И-НЕ 11.3 и И 5.9 закрыты, то триггер 3 начинает работать как обыкновенный RSтриггер, т,е. триггер 3 замещает триггер 2, а триггер 4 — триггер 3.

Далее работа управляемого делителя частоты следования импульсов производится аналогично описанному случаю, При отказе триггера 2 на его выходе

"Отказ" формируется сигнал единичного логического уровня, что приводит к смене состояний сигналов на прямых и инверсных выходах элементов ИЛИ/ИЛИ-НЕ

9,5 и 9.6. В этом случае на инверсных выходах элементов ИЛИ/ИЛИ-НЕ 9,5 и

9.6 формируются сигналы логического нуля, а на инверсных выходах элементов

ИЛИ/ИЛИ-НЕ 9.2-9.4 остаются сигналы логической единицы, На прямых выходах элементов ИЛИ/ИЛИ-НЕ 9.2-9,4 будут сформированы сигналы логического нуля, а на прямых выходах элементов

ИЛИ/ИЛИ-НЕ 9.5 и 9,6 — уровни логической единицы, В результате этого закроются элемент

И-НЕ 11.1 и вторая структура И элемента

2И-ИЛИ/2И-WIN-HE 10.5, останется закрытым элемент И 5.8 нулевым сигналом с прямого выхода элемента ИЛИ/ИЛИ-НЕ 9.4, изолировав тем самым по входам триггер 2.

Прямой выход триггера 2 будет также изолирован закрытой второй группой входов элемента 2И-ИЛИ/2И-ИЛИ-НЕ 10.4 и

1757097

30 первой структурой И элемента 2И-ИЛИ

8.5. Единичным разрешающим сигналом с прямого выхода элемента ИЛИ/ИЛИ-НЕ

9,5 откроются следующие элементы дебй- теля; И-НЕ 11.2, вторая структура И эле- 5 мента 2И-ИЛИ 8:5, с прямого выхода элемента ИЛИ/ИЛИ-НЕ 9.6 откроются вторая структура И элемента 2И-ИЛИ 8.6.

Одновременно с этим нулевыми сигналами с инверсн ых выходов элементов 10

ИЛИ/ИЛИ-НЕ 8.5 и 8.6 закрываются следующие элементы устройства; первая структура И элементов 2И-ИЛИ 8.5 и 8,6, элементы И-НЕ 11,1, 11.3, элемент 2ИИЛИ/2И-ИЛИ-НЕ 10.5 и элемент И 5,9. Та- 15 ким образом, триггер 3 станет работать в режиме RS-триггера, т.е. в режиме триггера 2, а триггер 4 после установки триггера

3 в единицу станет доступен для импульса частоты деления, т.е, станет работать в ре- 20 жиме функционирования триггера 3.

Замена отказавших триггеров 1.1, 1.3, 1.4 и триггера 3 производится аналогичныМ образом. 25

При отказе одного из триггеров предлагаемого устройства на выходе элемента ИЛИ 7.2 формируется сигнал

"Частичный отказ", сигнализирующий о том, что устройство имеет критическую 30 работоспособную конфигурацию, При отказе триггера 1,2 это производится следующим образом. Последовательное изменение сигналов на выходах элементов ИЛИ/ИЛИ-НЕ 9.2-9,6 приводит к то- 35 му, что с прямого выхода элемента

ИЛИ/ИЛИ-НЕ 9,6 на первый вход эле-. мента ИЛИ 7,2 поступает сигнал высокого логического уровня, который приводит к формированию на выходе этого элемен- 40 та одноименного сигнала, При отказе двух и более триггеров устройства на выходе элемента ИЛИ 7.3 формируется сигнал "Отказ" устройства в 45 целом, сигнализирующий о том, что наличного резерва не хватает для васстановлв-" ния работоспособности устройства, и его необходимо заменять либо ремонтировать, 50

Таким образом, включение в структуру управляемого делителя частоты следовайия импульсов средств встроенного контроля в каждый триггер и средств автоматической 55 реконфигурации работоспособной структуры позволяет восстанавливать его работоспособность и осуществлять постоянный контроль за правильностью срабатывания его триггеров.

Формула изоб ретения

Управляемый делитель частоты следования импульсов, содержащий счетчик импульсов на триггерах, основной, дополнительный и резервный триггеры, четыре элемента И, пять элементов 2И-ИЛИ, пять элементов 2И-ИЛИ/2И-ИЛИ-НЕ, чегыре элемента И-НЕ, первый элемент ИЛИ и элемент 4-PABНОЗНАЧНОСТЬ-ИЛИ-НЕ, причем шины управления кодом коэффициента деления подключены к первым входам соответствующих структур "Равнозначность" элемента 4-PAB НОЗ НАЧ НОСТЬ-ИЛИ-НЕ, счетный вход устройства соединен с вторым входом первой структуры И первого элемента 2И-ИЛИ, с первым входом первого элемента И, с первым входом первого элемента ИЛИ и с первым входом четвертого элемента И-НЕ, выход первого элемента И соединен со. счетным входом первогь триггера счетчика импульсов, выходы первого-третьего элементов 2И-ИЛИ соединены соответственно со счетным входом второго-четвертого триггеров счетчика импульсов, прямой выход первого триггера счетчика импульсов соединен с первым входом первой структуры И первого элемента

2И-ИЛИ/2И-ИЛИ-НЕ, прямой выход которого соединен с вторым входом первого элемента NftN, инверсный выход первого элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с вторым входом первой структуры "Равнозначность" элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ, с первым входом второй структуры И первого и с вторым входом первой структуры И второго элементов 2ИИЛИ, прямой выход второго триггера счетчика импульсов соединен с вторым входом второй структуры И первого элементао

2И-ИЛИ/2И-ИЛИ-HE и с первым входом первой структуры И второго элемента 2ИИЛИ/2И-ИЛИ-НЕ, прямой выход которого соединен с третьим входом первого элемента ИЛИ, инверсный выход второго элемента

2И-ИЛИ/2И-ИЛИ-HE соединен с вторым входом второй структуры "Равнозначность" элемента.4-PABНОЗНАЧНОСТЬ-ИЛИ-НЕ., с первым входом второй структуры И второго и с вторым входом первой структуры И третьего элементов 2И-ИЛИ, прямой e ход третьего триггера счетчика импульсов уединен с вторым входом еторой структуры И второго элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с первым входом первой структуры И третьего элемента 2И-ИЛИ/2И-ИЛ И-Н Е, и рямой выход которого соединен с четвертым входом первого элемента ИЛИ, инверсный выход третьего элемента 2И-ИЛ И/2И-ИЛ И-Н Е соединен с вторым входом третьей структу1757097 ры "Равнозначность" элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ, с первым входом второй структуры И третьего зле инта 2ИИЛИ и с первым входом второго элемента

И, прямой выход четвертого триггера счетчика импульсов соединен с вторым входом второй структуры И третьего элемента 2ИИЛИ/2И-ИЛИ-НЕ и с первым вхоцом первой структуры И четвертого элемента

2И-ИЛИ/2И-ИЛИ-НЕ, и рямой выход которого соединен с пятым входом первого элемента ИЛИ, инверсный выход четвертого элемента 2И-ИЛИ/2И-ИЛИ-НЕ соединен с вторым входом четвертой структуры "Равнозначность" элемента 4-РАВНОЗНАЧНОСТЬ-ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И-НЕ и с вторым входом второго элемента И-HF, прямой выход основного триггера соединен с вторым входом второй структуры И четвергого элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с первым входом первой структуры И четвертого элемента 2И-ИЛИ, выход которога соединен с вторым входом третьего элемента И, выход которого соединен с 0-входом дополнительного триггера, прямой выход дополнительного триггера соединен с вторым входом второй структуры И четвертога и с первым входам первой структуры И пятого элемента 2И-ИЛИ, прямой выход резервного триггера соединен с вторым входам второй структуры И пятого элемента 2И-ИЛИ, выход которого соединен с вторым входом четвертого элемента И-НЕ, выход которого является выходом делителя и соединен с

R-входами первого-четвертого триггера счетчика импульсов, с г!ервым входом первой структуры И пятого элемента 2ИИЛИ/2И-ИЛИ-НЕ, инверсный выход которого соединен с R-входом основного триггера, выход первого элемента ИЛИ соединен с вторым входом второй структуры

И пятого элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с R-входами дополнительного и резервного триггеров, выходы первого и второго элемента И-НЕ соединены соответственно с Я-входами основного и дополнительного триггеров, выход второго элемента И соединен со счетным входом основного триггера, выход третьего элемента И-НЕ соединен со счетным входом дополнительного триггера, выход третьего элемента И соединен с О-входом дополнительного триггера, о т л и ч а ю шийся тем, что, с целью повышения эксплуатационной отказоустойчивости, в него введены элемент M/M-HE, два элемента ИЛИ, пять элементов ИЛИ/ИЛИ-НЕ, элемент НЕ, пять элементов И, а каждый триггер в своей структуре содержит элемент

И, восемь элементов N-Н Е, четыре элемента шестым входом второй, с пятым входам третьей и с пятым входом четвертой структур И элемента И-ИЛИ, вход установки в исходное состояние средств функцианаль25 ного контроля каждого триггера соединен с первым входом седьмой структуры M элемента 7И-ИЛИ, выход элемента И каждого

50

10

НЕ, элемент И/И-НЕ и элемент 7И-ИЛИ, причем инверсный S-вход каждого триггера соединен с первым входом элемента И, с входом третьего элемента НЕ, с первыми входами третьего и седьмого элементов ИНЕ, с третьим входом первой, с пятым входам второй, с четвертым входом третьей и четвертой структур И элемента 7И-ИЛИ, 0вход каждого триггера сое,цинен с первым входом первого элемента И-НЕ, с входом второго элемента НЕ и с вторым входом третьей структуры И элемента 7И-ИЛИ, Чвход каждого триггера соединен с вторым входом элемента И, третий вход которого соединен со счетным входом каждого триггера, инверсный R-вход каждого триггера соединен с четвертым входом элемента И, с входом четвертого элемента НЕ, с третьими входами четвертого и восьмого элементов И-НЕ, с четвертым входом первой, с триггера соединен с вторым входом первого и второго элементов И-HE и с входом первого элемента НЕ, выха,ц которого соединен с входами элемента И/И-НЕ, с вторыми вхадами пятого и шестого элементов И-НЕ, с пятым входом первой и с третьим входом второй структуры И элемента 7И-ИЛИ, выход первого элемента И-НЕ соединен с первым входом второго и с вторым входом третьего элементов И-НЕ, выход второго элемента И-HE соединен с вторым входом четвертого элемента И-НЕ, выход которого соединен с третьим входом третьего, с первым входом шестого элемента И-НЕ, с вторым входом первой, с первым входом третьей и пятой структур И элемента 7ИИЛИ, выход третьего элемента И-HE соединен с первыми входами четвертага и пятого элементов И-НЕ, с вторым входом второй, с первыми входами четвертой и шестой структур И элемента 7И-ИЛИ, выходы пятога и шестага элементов И-НЕ соединены соответственно с вторыми входами седьмого и восьмого элементов И-НЕ, прямой выход элемента И/И-НЕ каждого триггера соединен с шестым входом первой и с четвертым входом второй структур И элемента 7ИИЛИ, инверсный выход элемента И/И-НЕ соединен с третьими входами третьей и четвертой структур И элемента 7И-ИЛИ, выход второго элемента НЕ соединен с вторым входом четвертой структуры И элемента 7ИИЛИ, выходы третьего и четвертого элемен33

1757097

34 та НЕ каждого триггера соединены соответ ственно с вторыми входами пятой и шестой структуры И элемента 7И-ИЛИ, выход седьмого элемента И-НЕ является прямым выходом каждого триггсра и соединен с 5 первым входом восьмого элемента И-НЕ и с первым входом первой структуры И элемента 7И-ИЛИ, выход восьмого элемента И-НЕ является инверсным выходом каждоготриггера и соединен с третьим входом седьмого 10 элемента И-НЕ и с первым входом второй структуры И элемента 7И-ИЛИ, выход которого является выходом "Отказ" каждого триггера и соединен с вторь|м входом своей седьмой структуры И, тактовый вход делите- 15 ля частоты следования импульсов дополнительно соединен с первым входом элемента

И/И-HE устройства, выход "Отказ" первого триггера счетчика импульсов соединен с входом элемента НЕ, с первым входом пер- 20 вой структуры И первого элемента 2И-ИЛИ, с первым входом второй структуры И первого элемента 2И-ИЛИ/2И-ИЛИ-НЕ с первым входом четвертого элемента И и с первым входом первого элемента ИЛИ/ИЛИ-НЕ, 25 выход элемента HE устройства соединен с вторым входом первой структуры И первого элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с вторым входом первого элемента И, выход "Отказ" второго триггера счетчика импульсов соеди- 30 нен с вторым входом четвертого элемента И и с вторым входом первого элемента

ИЛИ/ИЛИ-НЕ, выход четвертого элемента

И соединен с первым входом третьего элемента ИЛИ, инверсный выход первого эле- 35 мента ИЛИ/ИЛИ-НЕ соединен с вторым входом первой структуры И второго элемента 2И-ИЛИ/2И-ИЛИ-НЕ и с вторым входом второй структуры И первого элемента 2ИИЛИ, прямой выход первого элемента 40

ИЛИ/ИЛИ-НЕ соединен с первым входом второй структуры И второго элемента 2ИИЛИ/2И-ИЛИ-НЕ, с первым входом первой структуры И второго элемента 2И-ИЛИ, с первым входом пятого элемента И и с пер- 45 вым входом второго элемента ИЛИ/ИЛИНЕ, выход "Отказ" третьего триггера счетчика импульсов соединен с вторыми входами шестого элемента И и второго элемента ИЛИ/ИЛИ-НЕ, выход шестого эле- 50 мента И соединен с вторым входом третьего элемента ИЛИ, инверсный выход второго элемента ИЛИ/ИЛИ-НЕ соединен с вторым входом первой структуры И третьего элемента 2И-ИЛИ/2И-ИЛИ-HE и с вторым вхо- 55 дом второй структуры И второго элемента

2И-ИЛИ, прямой выход второго элемента

ИЛИ/ИЛИ-НЕ соединен с первым входом" второй структуры И третьего элемента

2И-ИЛИ/2И-ИЛИ,-НЕ, с первым входом первой структуры И третьего элемента 2ИИЛИ и с первыми входами седьмого элемента И и третьего элемента ИЛИ/ИЛИ-НЕ, выход "Отказ" четвертого триггера счетчика импульсов соединен с вторыми входами третьего элемента ИЛИ/ИЛИ-НЕ и седьмого элемента И, выход которого соединен с третьим входом третьегозлемента ИЛИ, инверсный выход третьего элемента

ИЛИ/ИЛИ-НЕ соединен с вторым входом первой структуры И четвертого элемента

2И-ИЛИ/2И-ИЛИ-, Е, с вторым входом второй структуры И третьего элемент" 2И-ИЛИ, прямой выход третьего элемента

ИЛИ/ИЛИ-HE соединен с первым вхЬдом второй структуры И четвертого элемента

2И-NEIN-НЕ/2И-ИЛИ, с первыми входами восьмого элемента И и четвертого элемента

ИЛИ/ИЛИ-НЕ, с вторым входом второго элемента И и с вторым входом первой структуры И пятого элемента 2И-ИЛИ/2И-ИЛИНЕ, выход "Отказ" основного триггера соединен с вторыми входами четвертого элемента ИЛИ/ИЛИ-HE и восьмогоэлемента И, выход которого соединен с четвертым входом третьего элемента ИЛИ, инверсный выход четвертого элемента ИЛИ/ИЛИ-НЕ соединен с вторым входом первой структуры И четвертого элемента 2И-ИЛИ, с вторым входом первого элемента И-НЕ и с первым входом второй структуры И пятого элемента 2И-ИЛИ/2И-ИЛИ-НЕ, прямой выход четвертого элемента ИЛИ/ИЛИ-НЕ соединен с первым входом второй структуры

И пятого элемента 2И-ИЛИ, с первым вхо дом второго элемента И-НЕ и с первыми входами восьмого элемента И и пятого элемента ИЛИ/ИЛИ-НЕ, выход "Отказ" дополнительного триггера соединен с вторыми входами пятого элемента о

ИЛИ/ИЛИ-НЕ и восьмого элемента И, выход которого соединен с пятым входом третьего элемента ИЛИ, инверсный выход пятого элемента ИЛИ/ИЛИ-НЕ соединен с вторым входом первой структуры И шестого элемента 2И-ИЛИ, с вторым входом третьего элемента И-НЕ и с первым входом третьего элемейта И, прямой выход пятого элемента ИЛИ/ИЛИ-НЕ соединен с первым входом второй структуры И шестого элемента 2И-ИЛИ и с первыми входами девятого элемента И и второго элем:.чта

ИЛИ, выход "Отказ" резервного триггера соединен с вторыми входами егоporo элемента ИЛИ и девятого элемента И, выход которого соединен с шестым входом третьего элемента ИЛИ, выход второго элемента

ИЛИ является выходом "Частичный отказ" устройства, прямой выход элемента И/ИНЕ устройства соединен с первым входом

1757097

П р и м е ч а н и е: Tn — момент арвмени текущего состОяйия каждого триггера " " " "" "

Т : - момейт" времени последу осего состояйия-каждого триггера;

Х вЂ” безразличное состояние сигнала "на собФветсУвуМЙ ем вх6Де триггера;

Н --неопредеЛейноъ состояние соответству ощего выхода;

1 1- — переход от низкого логического ур6вня ситнала к высокому и обратно (импульс); .: —: -...T .-, -",* -

Qn. Qn — предидущее состояние соответствук цего выхода триггера; третьего элемента И-НЕ, инверсный выход элемента И/И-НЕ соединен со счетным входом резервного триггера, выход четвертого элемента 2И-ИЛИ соединен с втор. м входом элемента И/И-НЕ и с О-входом резервного триггера, выход четвертого элемента

И-НЕ является информационным выходом устройства, выход третьего элемента

ИЛИ является выходом "Отказ" устройСтва, 1757097

Редактор В. Данко

Заказ 3099 Тираж . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 (5)

58 ГЮ ()

О- с

Составитель А, Соколов

Техред M.Ìoðãåíòàë Корректор Н, Слободяник

Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов Управляемый делитель частоты следования импульсов 

 

Похожие патенты:

Изобретение относится к устройствам пересчета импульсных сигналов и может быть использовано в устройствах обработки импульсных сигналов, цифровой измерительной технике и специализированных вычислительных устройствах Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности независимого и взаимосвязанного счета импульсов

Изобретение относится к импульсной технике и предназначено для построения цифровых устройств деления частоты

Изобретение относится к импульсной технике

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной технике

Изобретение относится к вычислительной технике и может использоваться в устройствах автоматики, в частности, в качестве генератора частоты для шагового привода

Изобретение относится к устройствам пересчета импульсных сигналов и может быть использовано в устройствах обработки импульсных сигналов, цифровой измерительной технике и специализированных вычислительных устройствах Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности независимого и взаимосвязанного счета импульсов

Изобретение относится к вычислительной технике и может быть использовано для реверсивного счета импульсов в устройствах сжатия информации, в устройствах преобразования двоичных кодов координат в геометрический код с иррациональным основанием и при разработке линейных и круговых интерполяторов

Изобретение относится к вычислительной технике, и может быть использовано для реверсивного счета импульсов в трехмерном измерении, в устройствах сжатия информации, в устройствах преобразования двоичных кодов, кодов координат в геометрический код и при разборке линейных и круговых интерполяторов Асинхронный реверсивный двоичный счетчик содержит п JK-триггеров , п-1 первых мультиплексоров , n-1 вторых мультиплексоров 3i-3n-i, 2 элемента ИЛИ 677 элементов НЕРАВНОЗНАЧНОСТЬ 8-10, 7 элементов И 11-17 1 шину управления суммированием-вычитанием 18 1 шину сброса 19, 2 шины управления режимами работы 20, 21, 1 шину синхронизации 25 п входных шин 270 27п-1

Изобретение относится к дискретной и импульсной технике и может быть использовано в дискретных устройствах управления и в различных узлах ЭВМ для счета импульсов

Изобретение относится к импульсной технике и предназначено для построения цифровых устройств деления частоты

Изобретение относится к импульсной технике и предназначено для построения цифровых устройств деления частоты

Изобретение относится к импульсной технике и предназначено для использования в автоматических устройствах для деления изменяющегося во времени периода следования масштабных импульсов, угловых отметок и т.д., например, в аппаратуре диагностики карбюраторных двигателей, дизелей, турбин, насосов и т.д
Наверх