Делитель частоты следования импульсов преобразователя напряжение-частота

 

Сущность изобретения: устройство содержит: преобразователь /1/ напряжениечастота, входную шину /2/, RS-триггер /З/, делитель /5/ частоты, элементы И /4.6.7 и 8/, счетчики /9,10/ импульсов, компаратор /11/ кодов, одновибратрр /12/, D-триггер /13/, элемент /14/ задержки, выходные шины /15,16.17/, 2-1-4-6-9-11-8-14-15, 2-1-3-7- 10-11-8-13-16, 2-1-4-5-12-8-6. 1 ил.

союз сОВетских

СОЦИАЛИСТИЧЕСКИХ

PECllYbJlllK (slls Н 03 К 21/00, 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ! (Л

СО

00. ,)

Ы зом. (21) 4728304/21 (22) 07.08.89 (46) 30.08.92. Бюл.N 32 (71) Северодонецкое производственное объединение "Азот" им. Ленинского комсомола (72) Г.Я.Лозинский (56) Измеритель параметров хромотографических пиков, автоматический цифровой П05,3.072.005. Техническое описание и инструкция по эксплуатации.

Интегратор цифровой автоматический, И-02. Паспорт ОМ4.468,106 ПС Машиностроение, средств автоматизации и систем управления, 1977, c:14.

Изобретение относится к импульсной технике и может быть использовано в автоматике и измерительной технике.

Цель изобретения — повышение информационной точности за счет контроля преобладающей полярности входного аналогового сигнала.

Структурная электрическая схема устройства показана на чертеже, Устройство содержит преобразователь

1 напря>кение-частота (ПНЧ), входную шину

2, RS-триггер 3, первый элемент И 4, делитель 5 частоты, второй. третий и четвертый элементы И б, 7, и 8, первый и второй счетчики 9 и 10 импульсов, компаратор 11 кодов, одновибратор 12, 0-триггер 13, элемент 14 задер>кки, первую, вторую и третью выходные шины 15, 16 и 17.

Устройство работает следующим обраЯЛ, 1758872 А1 (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ ПРЕОБРАЗОВАТЕЛЯ НАП РЯЖЕ Н И Е-ЧАСТОТА (57) Сущность изобретения: устройство содержит: преобразователь /1/ напряжениечастота, входную шину /2/, RS-триггер /3/, делитель l5/ частоты, элементы И /4 6,7 и

8/, счетчики /9,10/ импульсов, компаратор

/11/ кодов, одновибратор /12/, D-триггер

/13/, элемент /14/ задержки, выходные шины /15,16,17/, 2-1-4-6-9-11-8-14-15, 2-1-3-710 11-8-13-16, 2-1-4-5-12-8-6. 1 ил.

Аналоговый сигнал поступает на входную шину 2. При положительной полярности этого сигнала на первом выходе ПНЧ 1 формируется импульсная последовательность с частотой следования, пропорциональной величине входного напряжения. На втором выходе в этом случае действует неизменный уровень. При отрицательной полярности входного сигнала импульсная последовательность будет наблюдаться на втором выходе ПНЧ 1, а на его первом выходе — неизменный уровень, Переброс импульсов с одного выхода ПНЧ 1 на его другой выход регистрируется RS-триггером

3; в первом случае на его прямом выходе будет, например, единичный логический уровень; а втором — нулевой. Суммарная последовательность импульсов ПНЧ 1 поступает через элемент И 4 на делитель 5 частоты, делится с его помощью в заданное число раз. Задним фронтом импульсы дели1758872

10

30

50 теля 5 частоты запускают одновибратор 12, который коротким сформированным им импульсом устанавливает в исходное состояние делитель 5 частоты, а также первый и второй счетчики 9 и 10, В период времени между импульсами на выходе делителя 5 частоты в зависимости от полярности исходного аналогового сигнала и, следовательно, от логических уровней на выходах RS-триггера 3 суммарная импульсная последовательность будет поступать через элемент И 6 на вход первого счетчика 9 или через элемент И 7 на вход второго счетчика 10. B итоге в счетчике 9 накопится число, пропорциональное площади входного сигнала поло>кительнай полярности, а в счетчике 10 — площади сигнал отрицательной полярности. Коды чисел счетчиков 9 и 10 поступают на входы компаратора 11, первый и второй, несущие информацию а неравенстве чисел, например информацию "Больше", Сигнал с первого выхода компаратора 11, несущий информацию о равенстве чисел, подают на первичный вход четвертого элемента И 8. а на второй вход указанного элемента подают импульс поделенной частоты, снимаемой с выхода делителя 5 частоты, В случае неравенства площадей разных полярностей исходного аналогового сигнала в промежутке времени между импульсами поделенной частоты эти импульсы будут проходить через четвертый элемент И 8 на

С-вход триггера 13. При этом на его Q-выходе сформируется сигнал с логическим уровнем, соответствующим логическому уровню на втором выходе компаратара,. соединенном с D-входом триггера 13. Другими словами, логической единице íà Q-выходе

О-триггера 13 будет соответствовать такой вид исходного аналогового сигнала. когда в интервале между поделенными импульсами площадь положительной полярности указанного сигнала, например, больше площади его отрицательной полярности, Логическому нулю на там же выходе D-триггера 13 в этих условиях будет соответствовать обратное отношение отмеченных площадей. Сам импульс поделенной частоты, пройдя через элемент задержки 14, поступит на выход устройства, Элемент задержки 14 компенсирует время срабатывания триггера 13 и необходим для того, чтобы выходу импульса поделенной частоты предшествовал сигнал знака результирующей полярности исходного аналогового сигнала.

При равенстве площадей разнополярных входных сигналов преобразователя 1 элемент И 8 по команде компаратора 11 закрывается. Импульсы поделенной частоты на выход устройства при этом не поступают.

Формула изобретения

Делитель частоты следования импульсов преобразователя напряжение-частота, содержащий преобразователь напряжениечастота, вход которого соединен с входной шиной, а первый и второй выходы соединены соответственно с входами установки 0 и

1 RS-триггера и первым и DTopblM входами первого элемента И, делитель частоты, о тл и ч а ю шийся тем, что, с целью повышения информационной точности, в него введены второй, третий, четвертый элементы И, первый и второй счетчики импульсов, компаратор кодов, аднавибратор, 0-триггер и элемент задержки, выход которого соединен c. первой вых. одной шиной, .а вход — с выходом четвертого элемента И и входом синхронизации l3-триггера, прямой и инверсный выходы которого соединены соответственно со второй и третьей выходными шинами, а информационный вход — с выходом A > В компаратара кодов, выход А=В которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходам делителя частоты и входам аднавибратора, выход которого соединен со входами установки 0 делителя частоты и первого и второго счетчиков импульсов, информационные выходы которых соединены соответственно с первой и второй группами входов кампаратора кодов, а входы синхронизации — соответственно с выходами второго и третьего элементов И, первые входы которых соединены со входом делителя частоты и выходом первого элемента И, а вторые входы соединены соответственно, с прямым и инверсным выходами триггера.

1758872

Составитель О,Бодряшова

Редактор Т.Орловская Техред М,Моргентал Корректор Л Лукач

Заказ 3012 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35; Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101