Способ изготовления кмоп-структур
Изобретение относится к микроэлектронике. Цель изобретения - упрощение способа и повышение его производительности. Данный способ включает в себя формирование на пластине монокристаллического кремния 1-го типа проводимости пленки защитного диэлектрика толщиной 0,03-0,05 мкм, формирование карманов 11-го типа проводимости, ионную имплантацию примесей обоих типов проводимости в области истока и стока транзисторов и охранные области, удаление пленки защитного диэлектрика, формирование пленки подзатворного диэлектрика одновременно с активацией и разгонкой примесей обоих типов, формирование электродов затвора. 5 ил., 1 табл.
Изобретение относится к микроэлектронике. Известен способ изготовления КМОП-структур, включающий введение примеси в полупроводниковую подложку и последующую разгонку примеси для формирования области "кармана", формирование защитного окисного слоя, травление этого слоя до поверхности подложки в зонах формирования активных структур, формирование в вытравленных зонах подзатворного диэлектрика, формирование электрода затвора, формирование фоторезистивной маски, травление подзатворного диэлектрика в областях сток-исток р-канальных транзисторов, удаление маски, осаждение окисной пленки легированной примесью, создающей тип проводимости, противоположный типу проводимости "кармана", формирование фоторезистивной маски и удаление части окисного слоя за пределами "кармана", удаление маски фоторезиста и проведение селективной диффузии примеси из окисной пленки в подложку для создания областей сток-исток транзисторов, расположенных в области "кармана", введение примеси в подложку, используя окисную пленку в качестве маски для формирования областей сток-исток транзисторов, расположенных за пределами "кармана", удаление окисной пленки. К недостаткам данного способа относится сложность процесса изготовления активных структур, заключающаяся в неоднократном травлении и осаждении окисных слоев, высокотемпературное воздействие на подложку при введении примеси, вскрытие поверхности подложки в области формирования активных структур, приводящее к неконтролируемым загрязнениям полупроводника. Наиболее близким техническим решением является способ изготовления КМОП-приборов, включающий формирование области II-го типа проводимости в кремниевой подложке I-го типа проводимости, формирование на подложке последовательного I-го окисного слоя и поверх него нитридного слоя, формирование истоков и стоков I-го МОП-транзистора в кармане и ограничителей канала в заранее определенных местах подложки, формирование омических контактов в углах карманов и истоков и стоков 2-го МОП-транзистора между ограничителями канала в подложке, формирование подзатворного окисного слоя на поверхности пластины 1-го и 2-го МОП-транзисторов после удаления слоя нитрида кремния и 1-го окисного слоя с областей затвора, формирование электродов затвора. Недостатком способа является сложность в его реализации и недостаточно высокая производительность. Цель изобретения - упрощение способа и повышение его производительности. Поставленная цель достигается тем, что в способе изготовления КМОК-структур, включающем формирование на пластине монокристаллического кремния I-го типа проводимости пленки защитного диэлектрика, формирование карманов II-го типа проводимости, удаление пленки защитного диэлектрика, формирование пленки подзатворного диэлектрика, формирование областей истока и стока транзисторов с II-м типом проводимости канала и охранных областей путем ионной имплантации примеси II-го типа, ее активации и разгонки, формирование областей истока и стока транзисторов с I-м типом проводимости канала - и охранных областей, путем ионной имплантации примеси I-го типа, ее активации и разгонки, формирование электродов затвора, пленку защитного диэлектрика толщиной 0,03-0,05 мкм, после формирования карманов II-го типа проводимости проводят ионную имплантацию примесей обоих типов проводимости в области истока и стока транзисторов с каналами I-го и II-го типов проводимости и охранные области, после чего удаляют пленку защитного диэлектрика, а активацию и разгонку примесей обоих типов проводимости проводят одновременно с формированием пленки подзатворного диэлектрика. Сущность данного способа заключается в следующем. На поверхности пластины 1 монокристаллического кремния формируется пленка 2 защитного диэлектрика (SiO2, поликремний, Si3N4), (см. фиг.1) толщиной 0,03-0,05 мкм, функцией которого является предохранение подложки от загрязнений неконтролируемыми примесями, а также пленка защитного диэлектрика является фактором, препятствующим движению ионов в подложке в режиме каналирования при введении в нее примесей методом ионного легирования. После формирования фоторезистивной маски 3 первого топологического слоя на поверхности пленки защитного диэлектрика методом ионного легирования в подложку, в область кармана вводится примесь противоположного по отношению к ней типа проводимости, удаляется фоторезистивная маска 3 и после химической обработки подложки проводится разгонка внедренной примеси в инертной среде для формирования в подложке области 4 противоположного типа проводимости (см. фиг.2). Далее на поверхности пленки 2 защитного диэлектрика формируется фоторезистивная маска второго топологического слоя 5 (см. фиг.3) и методом ионного легирования в подложку вводится примесь в область 6 стоков-истоков первого типа транзисторов и в области 7 охраны второго типа транзисторов. Удаляется маска второго слоя 5 и формируется маска третьего топологического слоя 8 (см. фиг.4). Методом ионного легирования в подложку вводится примесь в области 9 стоков-истоков второго типа транзисторов и в область 10 охраны первого типа транзисторов и удаляется маска третьего слоя 8. При этом последовательность формирования областей второго и третьего слоев не имеет значения, а пленка защитного диэлектрика сохраняется неизменной на протяжении всех описанных стадий обработки подложки. Следующий этап предусматривает полное удаление пленки 2 защитного диэлектрика и после химической обработки методом термического окисления формируется пленка подзатворного диэлектрика 11 (см. фиг.5). При этом одновременно осуществляется активация и разгонка ионно-внедренных примесей, создающих оба типа проводимости в полупроводниковой подложке для формирования стоков-истоков и охранных областей обоих типов транзисторов. Далее на пленке подзатворного диэлектрика 11 формируется электрод 12 затвора. П р и м е р 1. После формирования знака совмещения производили химическую обработку подложки последовательно в перекисно-серном и перекисно-аммиачном растворах с последующей промывкой в деионизованной воде и после сушки пластины осуществляли формирование пленки защитного диэлектрика путем термического окисления подложки при 1000оС в атмосфере влажного кислорода в течение 2 мин толщиной 0,04 мкм. Далее формировали фоторезистивную маску первого слоя и методом ионного легирования в область "кармана" вводили примесь бора с энергией 80 кэВ и дозой 1,16 
1012 см-2. После удаления в кислородной плазме фоторезистивной маски первого слоя производили химическую обработку подложки в перекисно-аммиачном растворе с последующей промывкой в деионизованной воде и, после сушки подложек центрифугированием, проводили разгонку бора путем выдерживания подложек в атмосфере азота при 1200оС в течение 9,5 ч. После разгонки примеси глубина залегания р-n-перехода в подложке для области "кармана" достигала 6 мкм. Следующим этапом формировали фоторезистивную маску второго слоя и методом ионной имплантации в подложку области стоков и истоков р-канальных транзисторов и в области охраны n-канальных транзисторов вводили ионы бора с энергией 80 кэВ и дозой 2,5 1015 см2. После этого удаляли маску фоторезиста второго слоя и формировали на поверхности защитного слоя маску фоторезиста третьего топологического слоя. Далее в подложку методом ионной имплантации в области стоков и истоков n-канальных транзисторов и в области охраны р-канальных транзисторов проводили введение ионов фосфора с энергией 90 кэВ и дозой 3 1015 см-2. После удаления в кислородной плазме фоторезистивной маски третьего слоя удаляли пленку защитного диэлектрика, используя для этого раствор фтористо-водородной кислоты. Далее проводили химическую обработку подложки последовательно в перекисно-серном и перекисно-аммиачном растворах с последующей промывкой в деионизованной воде и сушкой подложки центрифугированием, формировали подзатворный диэлектрик методом термического окисления подложки при 1000оС в течение 15 мин в атмосфере влажного кислорода толщиной 0,12 мкм. При этом примеси, введенные в подложку методом ионного легирования в области стоков и истоков, а также в области охраны обоих типов транзисторов одновременно активируются и разгоняются с образованием р-n-переходов в подложке на глубине 1,1-1,2 мкм. Далее для достижения требуемых параметров пороговых напряжений р-канальных транзисторов проводилось подлегирование каналов этих транзисторов ионами бора с энергией 80 кэВ и дозой 6 1010 см-2с использованием слоя фоторезиста в качестве маски. На следующем этапе поверхность подзатворного диэлектрика пассивировали слоем ФСС при 1050оС и формировали поверх него затворы из молибдена. П р и м е р 2. В отличие от примера 1 формировали пленку защитного окисла толщиной 0,03 мкм. При этом значения пороговых напряжений транзисторов не изменились. П р и м е р 3. В отличие от примера 1 формировали пленку защитного окисла толщиной 0,05 мкм. Значения пороговых напряжений полученных транзисторов не изменялись. П р и м е р 4. В отличие от примера 1 формировали пленку защитного окисла толщиной 0,02 мкм. Разброс значений пороговых напряжений полученных транзисторов увеличился. П р и м е р 5. В отличие от примера 1 формировали пленку защитного окисла толщиной 0,06 мкм. Наблюдалось увеличение значения сопротивления контактов алюминиевой разводки микросхемы в областях n+. Выбор нижней границы значения толщины пленки защитного диэлектрика обусловлен способностью защитного диэлектрика к выполнению функции предохранения поверхности подложки от проникновения неконтролируемых примесей. Выбор верхней границы толщины пленки защитного диэлектрика обусловлен необходимостью уменьшения времени формирования защитного диэлектрика и необходимостью получения концентрации легирующей примеси в подложке, обеспечивающей омический контакт к легированным областям при значениях доз и энергий имплантируемых примесей, указанных в примере 1. Предлагаемый способ позволяет получить интегральные КМОП схемы, имеющие параметры, приведенные в таблице. Таким образом заявляемый способ позволяет использовать применяемое в полупроводниковом производстве серийно выпускаемое оборудование, сократить по сравнению с прототипом время изготовления и обеспечить низкую себестоимость КМОП ИС, а также сократить количество вредных химических веществ, используемых в производстве, за счет уменьшения количества операций травления и химических обработок.
Формула изобретения
СПОСОБ ИЗГОТОВЛЕНИЯ КМОП-СТРУКТУР, включающий формирование на пластине монокристаллического кремния I-го типа проводимости пленки защитного диэлектрика, формирование карманов II-го типа проводимости, удаление пленки защитного диэлектрика, формирование пленки подзатворного диэлектрика, формирование областей истока и стока транзисторов с II-м типом проводимости канала и охранных областей путем ионной имплантации примеси II-го типа, ее активации и разгонки, формирование областей истока и стока транзисторов с I-м типом проводимости канала и охранных областей путем ионной имплантации примеси I-го типа, ее активации и разгонки, формирование электродов затворов, отличающийся тем, что, с целью упрощения способа и повышения его производительности, пленку защитного диэлектрика формируют толщиной 0,03 - 0,05 мкм, после формирования карманов II-го типа проводимости проводят ионную имплантацию примесей обоих типов проводимости в области истока и стока транзисторов и охранные области, после чего удаляют пленку защитного диэлектрика, а затем проводят активацию и разгонку примесей обоих типов проводимости в процессе формирования пленки подзатворного диэлектрика.РИСУНКИ
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе
Номер и год публикации бюллетеня: 2-2002
Извещение опубликовано: 20.01.2002
