Устройство для контроля логических схем
Изобретение относится к автоматике и вычислительной технике. Цель изобретения - повышение достоверности контроля. Для этого в устройство введен второй аналогоцифровой преобразователь, при этом обеспечивается возможность анализировать не только частотные, но и амплитудные составляющие выходного сигнала. Устройство содержит генератор 1 задающих воздействий, делители 2, 3 частоты, эталонную логическую схему 4, контролирующую логическую схему 5, датчики 6, 7 тока, фильтры 8, 9 нижних частот, блок 10 вычитания, пороговый элемент 11, анализатор 12 спектра, аналого-цифровой преобразователь 13, схему 14 сравнения, блок 15 постоянной памяти, счетчик 16, блок 17 индикации, аналого-цифровой преобразователь 18. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)5 G 06 F 11/26
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1297060 (21) 4818925/24 (22) 27.02,90 (46) 23.09,92, Бюл, № 35 (71) Пермский научно-исследовательский технологический институт (72 М.А,Шепелев (56) Авторское свидетельство СССР
¹ 1297060, кл, G 06 F 11/26, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — повышение достоверности контроля. Для
„,. Ж„„1764057 А2 этого в устройство введен второй аналогоцифровой преобразователь, при этом обеспечивается возможность анализировать не только частотные, но и амплитудные составляющие выходного сигнала. Устройство содержит генератор 1 задающих воздействий, делители 2, 3 частоты, эталонную логическую схему 4, контролирующую логическую схему 5, датчики 6, 7 тока, фильтры 8, 9 нижних частот, блок 10 вычитания, пороговый элемент 11, анализатор 12 спектра, аналого-цифровой преобразователь 13, схему
14 сравнения, блок 15 постоянной памяти, счетчик 16, блок 17 индикации, аналого-цифровой преобразователь 18. 1 ил.
1764057
Составитель А.Сиротская
Техред М.Моргентал Корректор М.Максимишинец
Редактор Г.Бельская
Заказ 3458 Тираж Подписное
BНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101
Изобретение относится к автоматике и вычислительной технике и, в частности, к контролю и диагностике интегральных логических схем и устройств, Цель изобретения — повышение досто- 5 верности контроля (за счет использования в качестве диагностической информации не только частотных, но и амплитудных составляющих выходного сигнала).
На чертеже представлена структурная 10 схема устройства для контроля логических схем.
Устройство содержит генератор 1 задающих воздействий, делители 2, 3 частоты, . эталонную логическую схему 4, контролиру- 15 емую логическую схему 5, датчики 6, 7 тока, фильтры 8, 9 нижних частот, блок 10 вычитания, пороговый элемент 11, анализатор 12 спектра, аналого-цифровой преобразователь (АЦП) 13, схему 14 сравнения, блок 15 20 постоянной памяти, счетчик 16, блок 17 индикации, АЦП 18, Устройство работает следующим образом.
Генератор 1 вырабатывает высокоча- 25 стотный импульсный сигнал, который с помощью первого делителя 2 частоты преобразуется в .множество сигналов некратных частот. Каждый из этих сигналов поступает на соответствующий вход контро- 30 лируемой схемы 5 и эталонной схемы 4. Первый 6 и второй 7 датчики тока вырабатывают сигналы, закон изменения которых соответствует изменениям тока в цепях эталонной и контролируемой логических схем соот- 35 ветственно, Первый 8 и второй 9 фильтры нижних частот производят фильтрацию сигналов с целью исключения высокочастотных импульсных помех. Блок 10 вычитания определяет разность между сигналами, сни- 40 маемыми с датчиков тока, Полученная разность значений сигналов поступает на входы порогового элемента 11 и анализатора 12 спектра. При значении рассогласования, превышающем определенную 45 величину, установленную заранее в виде порога срабатывания порогового элемента
11, на выходе последнего появляется логический сигнал, характеризующий наличие неисправности в схеме 5. Данный сигнал 50 порогового элемента 11 является сигналом пуска для АЦП.13 и 18, причем информационный вход первого соединен с частотным выходом анализатора 12 спектра, а информационный вход второго — с амплитудным выходом (выполнен на базе СКЧ вЂ” 56), По окончании преобразования АЦП 13 вырабатывает сигнал, разрешающий работу счетчика 16, второй вход которого соединен с частотным выходом генератора задающих воздействий. При этом счетчик начинает преобразовывать импульсный сигнал в двоичную последовательность, поступающую на адресные входы блока 15. На вторую группу адресных входов блока 15 поступает также кодовая комбинация с выходов АЦП
18. Из блока 15 извлекается информация о возможных неисправностях контролируемой схемы, причем длина "слова" таковая, что в первой половине его записана информация о возможной неисправности, а во второй — код неисправности, необходимый для индикации результатов в блоке 17 индикации. При совпадении данных, хранящихся в блоке 15, с данными, снимаемыми с АЦП
13, схема 14 сравнения вырабатывает сигнал, блокирующий работу генератора 1 задающих воздействий, При этом блок 17 индикации индицирует характер неисправности с учетом данных, снимаемых с АЦП
18, Если же за время цикла, устанавливаемого в виде коэффициента деления делителя 3 частоты, в блок 17 индикации не поступают данные о характере неисправности, т.е. не срабатывает пороговый элемент, АЦП 13, 18, счетчик и блок 15, то второй делитель 3 частоты формирует сигнал "Исправен", подаваемый в блок 17.
Формула изобретения
Устройство для контроля логических схем по авт.св. N1297060,,о тл и ч а ющ е е с я тем, что, с целью повышения достоверности контроля, в него введен второй аналого-цифровой преобразователь, информационный вход которого подключен к второму выходу анализатора спектра, вход запуска которого соединен с выходом порогового элемен, а, а информационный выход подключен к второму адресному входу блока постоянной памяти,
