Устройство для измерения угла фазового сдвига гармонических сигналов

 

Использование: измерительная техника , измерение фазовых сдвигов двух гармонических сигналов на входе и выходе испытуемого объекта в широком частотном диапазоне. Сущность изобретения1 устройство содержит генератор 1 сигналов, согласующие фильтры 2, 3, элемент 4 задержки, блоки преобразования и фиксации 5, 6, одноразрядные сумматоры 7-9, элементы И 10-12, триггеры 13-15, счетчик 16, вычислительный блок 17 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 01 R 25/00

ГОСУДАР СТВ Е ННЫ Й КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4849120/21 (22) 09.07.90 (46) 30.09.92. Бюл. N. 36 (71) Ленинградское научно-производственное объединение Гранит" (72) Ю.О.Штеренберг и В,В.Козловский (56) Авторское свидетельство СССР

N. 1546915, кл, G 01 R 25/00, 1990. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ УГЛА

ФАЗОВОГО СДВИГА ГАРМОНИЧЕСКИХ

СИГНАЛОВ

Изобретение относится к измерительной технике и может быть использовано для измерения фазовых сдвигов двух гармонических сигналов на входе и выходе испытуемого объекта в широком частотном диапазоне, Наиболее близким по технической сущности к предлагаемому является устройство — цифровой фазометр, содержащее блоки выделения модуля, инверторы, блок компараторов, блоки сравнения, блок ключей, коммутаторы, преобразователи аналог-код, вычислители и вычитатель ошибки, связанные с фиксированием прохождения сигналами нулевых значений, и в определенном, достаточно узком, частотном диапазоне повышает точность.

Недостатками прототипа являются низкие точность измерения в широком частотном диапазоне и быстродействие, а также

7г ограниченный углами + диапазон значений измеряемых углов сдвига фаз. Для измерения угла сдвига фаз в устройствепрототипе необходимо формировать инфазные и квадратурные составляющие с

».. Ы 1765781 А1 (57) Использование; измерительная техника, измерение фазовых сдвигов двух гармонических сигналов на входе и выходе испытуемого объекта в широком частотном диапазоне. Сущность изобретения; устройство содержит генератор 1 сигналов, согласующие фильтры 2, 3, элемент 4 задержки, блоки преобразования и фиксации 5, 6, одноразрядные сумматоры 7 — 9, элементы И

10 — 12, триггеры 13 — 15, счетчик 16, вычислительный блок 17. 5 ил. одинаковыми амплитудами, и от точности сдвига фаз между составляющими на 90, равенства и независимости от частоты амплитуд составляющих зависит точность решения задачи.

Целью изобретения является повышение быстродействия и точности в широком частотном диапазоне, Сущность изобретения состоит в том, что повышение точности и быстродействия в широком частотном диапазоне достигается благодаря тому, что искомый интервал времени, пропорциональный сдвигу фаз, измеряется как интервал времени, определяемый числом относительно длительных интервалов квантования сигналов (8 — 16 интервалов на период) между ближайшими значениями первого (опорного) и второго сигналов после изменения их знаков, Полученный.результат уточняется добавкой, определяемой модулями значений квантованных сигналов непосредственно до и после изменения из знаков. Кроме того, по последовательности изменения знаков первого и второго сигналов определяется диапазон фазового сдвига: от 0 до 1800 или от

1765781

10

180 до 360 . Для этого устройство запоминает текущие и предшествующие отсчеты сигналов и сравнивает знаки этих отсчетов, При равенстве знаков информация о предшествующих отсчетах замещается информацией о текущих отсчетах и т,д. При изменении знака текущего отсчета первого сигнала фиксируется пара соответствующих отсчетов этого сигнала и запускается счетчик числа интервалов квантования. Далее фиксируется первая по времени после изменения знака первого сигнала пара отсчетов второго сигнала, имеющих разные знаки, и производится подсчет числа интервалов квантования между указанными моментами. Зафиксированные знаки одноименных отсчетов обоих сигналов используются для определения идентичности последовательности изменения знаков сигналов.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг, 2 — генератор сигнала; на фиг. 3 — блок преобразования и фиксирования; на фиг. 4 вычислительный блок; на фиг. 5 — временная диаграмма работы устройства.

На фиг, 1-4 обозначены, генератор сигналов (ГС) 1; согласующие фильтры (СФ) 2, 3; элемент задержки (ЭЗ) 4; блоки преобразования и фиксирования (БПФ) 5, 6; одноразрядные сумматоры (ОС) 7 — 9; элементы И (И) 10 — 12; триггеры (Tr) 13, 14, 15; счетчик (Сч) 16; вычислительный блок (BE) 17; задающий генератор (ЗГ) 18; управляемый делитель частоты (УД) 19; элементы И (И) 20, 21, 22; кольцевой регистр сдвига (Pr сдв) 23; элемент постоянной памяти (ЭПП) 24; коммутатор (Комм) 25; преобразователь код-напряжение (ПКН) 26; триггер (Тг) 27, преобразователь напряжение-код(ПНК) 20; блок выделения модуля (БМ) 29; элементы И (И) 30, 31; регистры (Рг) 32, 33, 34, 35; блоки разности (6P) 36, 37, 38; сумматоры (Сумм)

39, 40, 41; блоки деления (БД) 42, 43; элемент задержки (ЭЗ) 44; группа элементов И (ГрИ) 45, Устройство работает следующим образом. Опорный сигнал, генерируемый генератором 1 сигналов, поступает через шину

X на вход испытуемого объекта и на вход согласующего фильтра 2. Одновременно на вход согласующего фильтра 3 поступает через шину Y второй сигнал с выхода испытуемого объекта. Согласующие фильтры обладают идентичными частотными характеристиками, помимо согласования уровней сигналов с входом ПНК 27 блоков преобразования и фиксирования 5 и 6 (фиг.

3), обеспечивают исключение постоянных составляющих и высокочастотных шумов из

55 состава сигналов. Модуль текущего значения сигнала, выдаваемый блоком 29 выделения модуля, записывается в регистр 32. а его знак (К-й разряд ПНК) — в регистр 34. Запись текущих параметров сигнала производится управляющим сигналом с частотной F с третьего выхода ГС, который при логической единице на четвертом входе БПФ (триггеры 13 и 15 в нулевом состоянии) проходит через элемент И 29. Частота F выбирается в определенном постоянном соотношении с частотой Fs синусоидального колебания — = 2"" (п1 > 0 — целое)

Fà п

Используемый в устройстве метод позволяет минимизировать относительную величину частоты Fq, достаточно высокая точность обеспечивается уже при n> = 3.

Содержимое регистра 35 сравнивается с содержимым регистра 34 (знак предшествующего отсчета) путем суммирования на одноразрядном сумматоре 7. При одинаковых знаках (на выходе ОС 7-логический "0") через интервал времени т, определяемый элементом 4 задержки, на регистры 33 и 35 через элемент И 31 поступает управляющий сигнал и в них переписывается содержание регистров 32 и 34 соответственно. Так происходит до изменения знака текущего отсчета — появления логической "1" на выходе

ОС 7, которая, пройдя через элемент И 11 на единичный вход триггера 13, переводит его в единичное состояние, При этом на нулевом входе триггера появляется логический

"0", который, пройдя на первые входы элементов И 30 и 31, фиксирует содержимые всех регистров, Одновременно появившийся сигнал на единичном выходе триггера поступает на третьим входы элементов И 12 и 10 и, во-первых, открывает возможность прохождения сигнала с выхода ОС 9 на единичный вход триггера 15, во-вторых, открывает прохождение управляющих сигналов F на счетчик 16, В результате, аналогично

БПФ 5 в БПФ 6, при первом после изменения знака X изменения знака Y фиксируются модули и знаки текущего и предшествующего отсчетов сигнала У, а также содержимое счетчика 16, На входы ОС 8 поступают числа, соответствующие знакам зафиксированных предшествующих отсчетов обоих сигналов, и на его выходе формируется логический "0" при одинаковой последовательности изменения знаков сигналов Х и Y или логическая "1" — при различной. Окончание процесса измерения

1765781

p=Z+2 — I +

Fc

Fs !%1 — I Уг I

I X< I — I Xz I

=Z+2" ""1+2""х (2) фиксируется появлением логической "1" на единичном выходе триггера 15, которая передается через седьмой вход в ВБ 17, Поступающая на остальные входы ВБ 17 информация о значениях зафиксированных модулей текущих I Х 1, 1У I (входы 3 и 5) и предшествующих IXz I, I Yz 1 (входы 2 и 4) отсчетах сигналов, о числе l интервалов длительности 1/Fg между зафиксированными текущими значениями отсчетов (вход 1), а также информацией Z о совпадении (Z = О) или несовпадении (Z = 1) последовательно=ти изменения знаков зафиксированных отсчетов (вход 6) позволяет вычислить фазовый сдвиг р в долях х по формуле:

I Y1I + Уг I X> I + I Xz I

Y! l — У2 1Х 1 — Х !

" 1У !+1У! 1х1+1х !) По окончании процесса измерения угла фазового сдвига на данной частоте на шину

"Сброс" подается сигнал логического "0", который сбрасывает показания счетчика 16, формирует на выходе триггера логический

"0", который прерывает связь ОС 7 и GC 9 с триггерами 13 и 15 соответственно и переводит эти триггеры в нулевое состояние.

Пред началом следующего измерения сигнал с шины "Сброс" переключается на шину

"Измерение" и на вторых входах элементов

И 11 и 12 формируется логическая "1", Сигнал с задающего генератора 18 генератора 1 сигналов (фиг. 2) поступает через элемент И 20 на второй вход блока, с которого снимаются тактовые сигналы с частотой FT, обслуживающие блоки устройства.

Этот же сигнал поступает на первый вход управляемого делителя 19 частоты, с первого выхода которого через элемент И 21 снимается частота 2m.Fs квантования синусоидального сигнала, а с второго — частота F> опроса сигнала, поступающая через элемент И 22 на третий выход блока, Независимо от выбранной для данного измерения (с помощью сигнала "Уст. F " на втором входе УД 19) частоты Fs испытательного синусоидального сигнала имеет место постоянное соотношение между F и Fs, а

Fë п1 именно — =-2"", где п > 0 — целое число, Fs

Формирование синусоидального сигнала производится следующим образом. В ячей5

55 ках элемента постоянной памяти 24 записано 2m кодов отсчетов синусоиды, соответствующих одному периоду, Выходной код кольцевого регистра 23 сдвига управляет выдачей через коммутатор 25 кодов, записанных в ЭПП 24. Коммутатор 25 состоит из

2m групп элементов И, на первые информационные входы которых поступают значения разрядов кодов отсчетов, а на вторые (управляющие) входы, которые объединены в каждой группе, — сигнал с разряда кольцевого регистра 23 сдвига. Выходы групп элементов И объединяются по ИЛИ в соответствии с номером разряда, Таким образом, на выходе коммутатора 25 (на выходе групп элементов ИЛИ, количество которых определяется разрядностью кодов отсчета} формируется текущий код отсчета.

Этот код поступает на ПКН 26 и в аналоговом виде через первый выход блока на шину Х.

Управление блоком осуществляется сигналами "Пуск" и "Стоп". При наличии сигнала

"Пуск" триггер 27устанавливается в единичное состояние и разрешает прохождение сигналов частот Fx, 2mFs и Fo. При поступлении сигнала "Стоп" выдача сигналов на выходы блока прекращается, В вычислительном блоке 17 (фиг, 4) на блоках разности 36, 37 и на сумматорах 39, 40 формируются, соответственно, величины !ХА! - !ХАМ!, 1У1! - !У2! и !Х11+

IХ2! ° !У1! + !Уг!, На блоках деления

42, 43 вычисляются отношения

I Xs I -I X2 l I Y I — 1Уг

I X + 1Х 1, У„! + I Y21 Разность между которыми, сформированная блоком 38 разности, поступает на второй вход сумматора 41 с позиционным сдвигом на п1 разрядов в сторону младших разрядов, На третий вход сумматора 41 поступает величина Zi, а на первый — с позиционным сдвигом на п —

1 разрядов в сторону младших разрядов— величина!. Сформированная на выходе сумматора 41 величина (2) фазового сдвига поступает на первые входы группы И 45 и после прохождения на вторые входы группы

И задержанного на элементе 44 задержки управляющего сигнала с выхода триггера

15 — на выход блока и устройства, Техническим преимуществом предлагаемого технического решения является, вопервых, существенное уменьшение ошибок, связанных с фиксированием момента пересечения сигналами нулевого уровня, и, во-вторых, благодаря значительному уменьшению относительной частоты квантующих импульсов для измерения временного интервала, и исключительного процесса усреднения, повышение быстродействия в

1765781 широком частотном диапазоне. Расчеты показывают, что даже при восьмикратном превышении частоты квантования по сравнению с испытательной частотой (п = 3) ошибка измерения фазы не превышает 0,6 (для получения такой ошибки втрадиционных устройствах указанное превышение должно иметь порядок 10 ). Поэтому предлагаемое решение расширяет также и область применения в направлении высокочастотных измерений.

Формула изобретения

Устройство для измерения угла фазового сдвига гармонических сигналов, содержащее генератор сигналов, подключенный первым выходом к шине опорного сигнала

Х и к выходу первого согласующего фильтра, второй согласующий фильтр, подключенный входом к шине второго сигнала У, элемент И, выход которого соединен с информационным входом счетчика, и вычислительный блок, выход которого является выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения точности и быстродействия в широком частотном диапазоне, в него введены два блока преобразования и фиксации, три одноразрядных сумматора, элемент задержки, второй и третий элемент И и три триггера, при этом первые входы блока преобразования и фиксации соединены с выходами соответствующих согласующих фильтров, вторые входы блока соединены между собой, с третьим выходом генератора сигналов, с первым входом первого элемента И, выход которого через счетчик соединен с первым входом

Х вычислительного блока, и через эле лент задержки — со своими третьими входами, четвертый вход первого блока преобразования и фиксации подключен к нулевому входу

5 первого триггера, а второго — к нулевому выходу второго триггера и к второму входу первого элемента И, первые выходы первого и второго блоков преобразования и фиксации подключены к первым входам первого и

10 второго одноразрядных сумматоров и к первому и второму входам третьего одноразрядного сумматора соответственно. вторые выходы первого и второго блоков преобразования и фиксации подключены к

15 вторым входам первого и второго одноразрядных сумматоров, а третьи и четвертые выходы соединены с вторым, третьим, четвертым и пятым входами вычислительного блока соответственно, выходы первого и

20 второго одноразрядных сумматоров подключены к первым входам соответственно второго и третьего элементов И, вторые входы которых соединены между собой и с единичным выходом третьего триггера, 25 выходы второго и третьего элементов И соединены с единичными входами соответственно первого и второго триггеров. единичный выход первого триггера соединен с третьими входами первого и третьего

30 элементов И, нулевые входы всех триггеров соединены между собой, с вторым входом счетчика и шиной "Сброс", шестой и седьмой входы вычислительного блока подключены к выходу третьего одноразрядного

35 сумматора и единичному выходу второго триггера.

1765781

1765781

Фцг. Ф

2m fg г, сд;оос и е ение т,ц

r g(o)

7у /Х(0)

Сч lб r ><()

Ф

Составитель Ю. Штеренберг

Редактор Т. Лошкарева Техред М.Моргентал Корректор О. Юрковецкая

Заказ 3383 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул.Гагарина, 101