Аналого-цифровой преобразователь в код системы остаточных классов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для сопряжения различных датчиков с вычислительными устройствами, функционирующими в системе остаточных классов (СОК) и в двоичной системе счисления , а также для преобразования напряжения в цифровой код СОК. Целью изобретения является упрощение и расширение области применения за счет возможности получения дополнительной информации в двоичном коде. Цель достигается тем, что в аналого-цифровой преобразователь в код системы СОК, содержащий п-1 сумматоров по модулям оснований системы остаточных классов, блок аналого-цифрового преобразования , элемент И и шифратор, введены сумматор по модулю n-го основания, выход которого является первой выходной шиной кода n-го остатка, элемент задержки и запоминающее устройство, шифратор выполнен на приоритетном шифраторе, а блок аналого-цифрового преобразования выполнен в виде последовательно соединенных компаратора , регистра последовательных приближений и цифроаналогового преобразователя . 1 ил. у Ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)з Н 03 М 1/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОбРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4865149/24 (22) 10.09.90 (46) 30.09.92. Бюл. N. 36 (71) Дагестанский политехнический институт (72) Э.Н.Курбанов, Ш.-М.А, Исмаилов, С.Г.Кокаев и И.А.Магомедов (56) 1. Гитис Э,И., Пискулев Е;А. Аналогоцифровые преобразователи. Учебное пособие для вузов, М.: Энергоиздат, 1981.

2. Авторское свидетельство СССР

% 1181139, кл. Н 03 М 1/28, 1983 — прототип. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ В КОД СИСТЕМЫ ОСТАТОЧНЫХ

КЛАССОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для сопряжения различныхдатчиков с вычислительными устройствами, функционирующими в системе остаточных классов (СОК) и в двоичной системе счислеИзобретение относится к автоматике и вычислительной технике и может быть использовано для сопряжения различных датчиков с вычислительными устройствами, функционирующими в системе остаточных классов (СОК) и в двоичной системе счисления, а также для преобразования напряжения в цифровой код СОК и двоичный код в измерительных устройствах и устройствах обработки сигналов.

Известен аналого-цифровой преобразователь поразрядного кодирования (1), содержащий компаратор, регистр последовательных приближений и цифроаналоговый и реобразовател ь. .Ж 1765891 А1 ния, а также для преобразования напряжения в цифровой код СОК, Целью изобретения является упрощение и расширение области применения за счет возможности получения дополнительной информации в двоичном коде. Цель достигается тем, что в аналого-цифровой преобразователь в код системы СОК, содержащий n — 1 сумматоров по модулям оснований системы остаточных классов, блок аналого-цифрового преобразования, элемент И и шифратор, введены сумматор по модулю n-ro основания, выход которого является первой выходной шиной кода n-ro остатка, элемент задержки и запоминающее устройство, шифратор выполнен на приоритетном шифраторе, а блок аналого-цифрового преобразования выполнен в виде последовательно соединенных компаратора, регистра последовательных приближений и цифроаналогового преобразователя. 1 ил.

Однако этот преобразователь не позволяет получить код в системе остаточных классов, Наиболее близким к предлагаемому является преобразователь напряжения в код системы остаточных классов (2), содержащий первый аналого-цифровой преобразователь конвейерного типа разрядности

m )lOg2 П P;(, i =2 где Pi — основания системы остаточных классов, а п — число оснований; второй аналого-цифровой преобразователь разрядности l =)!оо2Р1(, и — 1 шифрато1765891

35

55 ров, и-1 сумматоров по модулям других оснований системы остаточных классов, кроме наименьшего, m элементов И, первые входы которых являются m управляющими входными шинами преобразователя, выходы подключены к соответствующим первым входам п — 1 шфраторов, вторые входы подключены к цифровым выходам первого аналого-цифрового и реобразователя конвейерного типа, аналоговый вход которого является входной шиной преобразователя, аналоговый выход подключен к входу второго аналого-цифрового преобразователя, выходы которого являются выходными шинами преобразователя по наименьшему основанию и подключены к соответствующим входам блока ключей, управляющий вход которого является m+1 управляющей входной шиной преобразователя, выходы подключены к соответствующим вторым входам n — 1 шифраторов, выходы которых подключены к входам и-1 сумматоров по модулям других оснований системы остаточных классов, кроме наименьшего, выходы которых являются выходными шинами преобразователя по соответствующим основаниям, Но это устройство характеризуется большими аппаратными затратами, большим количеством управляющих шин и шин источников эталонных напряжений, обеспечивающих работу устройства, и невозможностью получения цифрового эквивалента входного напряжения в двоичном коде.

Целью изобретения является сокращение аппаратных затрат и расширение функ- . циональных возможностей за счет возможности получения двоичного кода и кода в СОК одновременно, Поставленная цель достигается тем, что в аналого-цифровой преобразователь в код ,системы остаточных классов, содержащий и — 1 сумматоров по модулям оснований системы остаточных классов, где n — количество оснований, выходы которых являются первой выходной шиной кодов соответствующих остатков, блок аналого-цифрового преобразования, первые выходы которого являются второй выходной шиной, второй выход соединен с первым входом элемента

И, а первый вход является входной информационной шиной, и шифратор, введены сумматор по модулю и-го основания, выход которого является первой выходной шиной кода п-го остатка, элемент задержки и запоминающее устройство, шифратор выполнен на приоритетном шифраторе, а блок аналого-цифрового преобразования выполнен в виде последовательно соединенных компаратора, первый вход и выход которого является одноименным входом и вторым входом блока аналого-цифрового преобразования, регистра последовательных приближений, выходы разрядов которого являются первыми выходами блока аналого-цифрового преобразования, и цифроаналогового преобразователя, выход которого подключен ко второму входу компаратора, второй вход регистра последовательных приближений является входной шиной запуска, а третий вход является входной шиной тактовых импульсов и объединен со входом элемента задержки, выход которого соединен со вторым входом элемента И, выход которого соединен со входами разрешения суммирования и сумматоров по модулю оснований системы остаточных классов, входы суммирования которых через запоминающее устройство подключены соответственно к выходам приоритетного шифратора, входы с меньшим приоритетом которого подключены соответственно к выходам старших разрядов регистра последовательных приближений, выходы младших разрядов которого соответственно соединены к входам с большим приоритетом приоритетного шифратора, Сопоставительный анализ с прототипом показывает, что заявляемое устройство отличается наличием постоянного запоминающего устройства, сумматора по модулю и-го основания, АЦП поразрядного кодирования, элемента задержки и новыми связями между элементами.

Таким образом заявляемое устройство соответствует критерию изобретения "новизна".

Сравнение заявляемого устройства с другими техническими решениями показывает, что блоки, входящие в структуру устройства, известны, но связи между ними создают новые свойства, обеспечивающие экономию оборудования и расширение функциональных возможностей, что позволяет сделать вывод о соответствии технического решения критерию "существенные отличия".

При патентных исследованиях использование тех же узлов с аналогичной целью не обнаружено, На фиг.1 представлена структурная схема аналого-цифрового преобразователя в код системы остаточных классов. устройство содержит аналого-цифровый преобразователь 1 поразрядного кодирования, приорйтетный шифратор 2, постоянное запоминающее устройство 3, сумматоры 4,1 — 4,п по модулям оснований

СОК, элемент И 5, элемент задержки 6, входную шину 7, управляющую шину 8 запуска1765891 трат. ющего импульса, шину 9 тактовых импульсов, выходную шину 10 двоичного кода, выходные шины 11,1 — 11.п остатков СОК, где

n — количество оснований СОК.

Аналого-цифровой преобразователь 1 поразрядного кодирования выполнен на компараторе 12, регистре последовательных приближений 13 и цифроаналоговом преобразователе 14.

Устройство работает следующим образом.

Преобразуемому напряжению 0х ставится в соответствие цифровой эквивалент

А в двоичном коде и в системе остаточных

Kfl 3 CC0 B:

U„=A Лн, где Л вЂ” величина шага квантования; н— погрешность преобразования, Разрядные цифры X1, Xz, ..., X>, которыми представляется цифровой эквивалент А в СОК, определяются из выражения:

А= (— ) Р +Хь

А

Р где Pl — величины выбранных взаимно простых оснований СОК, с помощью которых представляется число А в диапазоне

П fl

П Р вЂ” 1; т.е. имеется ПР; уровней кванто1=1 i =1 вания. Величину А можно представить в двоичном коде:

А =а12 + а22 + ... +а2 где а1 — разрядные цифры числа А в двоичном представлении, принимающие значения Ои1; и

m = )logz П Р;(— ближайшее целое

i =1 и число, не меньшее числа logz П Р. Регистр

i — 1 последовательных приближений 13 и цифроаналоговый преобразователь имеют разрядность, равную m.

В исходном состоянии регистр последовательных приближений 13 и сумматоры

4,1 — 4.п по модулям СОК обнулены.

Преобразуемое напряжение Ux подается по шине 7 на первый вход компаратора

12, После подачи по шине 8 запускающего импульса начинается процесс поразрядного кодирования, в первом такте которого в старшем разряде регистра последовательных приближений 13 выставляется уровень логической единицы, Приоритетный шифратор 2 имеет m входов и! =)logjam(выходов.

Старшие разряды регистра последовательных приближений 13 подключены к входам приоритетного шифратора 2, имеющим меньший приоритет, а младшие — к входам

55 с большим приоритетом. Поэтому на выходе шифратора 2 имеем код, соответствующий входу с наименьшим приоритетом. Этот код подается на адресные входы постоянного запоминающего устройства 3 емкостью mx х К, где К вЂ” разрядность кода в выбранный

СОК, В постоянной запоминающее устройство 3 записаны m кодов в СОК, являющиеся эквивалентными чисел 2, 2, ..., 2 1.

Таким образом, в первом такте на выходных шинах постоянного запоминающего устройства 3 появятся остатки СОК, соответствующие числу 2m ", которые подаются на сумматоры 4.1 — 4.п по модулям соответствующих оснований СОК.

На выходе цифроаналогового преобразователя 14 вырабатывается напряжение

m — 1

2 Л, которое сравнивается компаратором 12 с преобразуемым напряжением U .

Если О,а 2" Л, то на выходе компаратора

12 низкий логический уровень и с приходом следующего тактового импульса единица в старшем разряде регистра последовательных приближений 13 не сохранится. Если же Ux > 2 Л, то высокий логический ypom-1 вень на выходе компаратора 12 через элемент И 5 разрешает суммирование сумматором 4.1 — 4,п по модулям оснований

СОК с приходом задержанного элементом задержки 6 тактового импульса. Задержка необходима для установления переходных процессов на выходах постоянного запоминающего устройства 3 и на выходе компаратора 12.

Во втором такте устанавливается логическая единица в следующем разряде регистра последовательных приближений 13 и шифратором 2 выбирается код СОК на выходах постоянного запоминающего устройства 3, соответствующий числу 2

На выходе цифроаналогового преобоазователя 14 имеем напряжение (am 2 +

+2 ) Л, где ап — старший разряд регистра последовательных приближений 13, имеющий значение 0 или 1.

По результатам сравнения компаратором 12 напряжения Ux и напряжения на выходе цифроаналогового преобразователя

14 либо дается, либо не дается разрешение суммирования сумматором 4.1 — 4.п по модулям оснований СОК, Таким образом за m+1 тактов на шине

10 получим цифровой эквивалент преобразуемого напряжения в двоичной системе счисления, а на шинах 11,1 — 11.п образуются остатки Х1, Хг, „., Хп в.системе остаточных классов.

Подсчитаем выигрыш аппаратурных за1765891

Предлагаемое устройство содержит аналого-цифровс. преобразователь поразрядного кодирования, состоящий из компаратора, регистра последовательных приближений, цифроаналогового преобра- 5 зователя, приоритетный шифратор, постоянное запоминающее устройство, и сумматоров по модулям оснований СОК, элемент И и элемент задержки.

Прототип содержит m компараторов, m 10 ключей, m блоков вычитания, аналого-цифровой преобразователь, блок ключей, m элементов И, и — 1 шифраторов и и — 1 сумматоров по модулям оснований системы оста15 точных классов, где m = )logy. П Р;(, и— =г количество оснований системы остаточных классов.

Таким образом, введение аналого-цифрового преобразователя поразрядного кодирования позволяет сэкономить m — 1 компараторов, m ключей, m блоков вычитания, аналого-цифровой преобразователь, блок ключей, m — 1 элементов И. Введение постоянного запоминающего устройства и элемента задержки позволяет сэкономить и-2 шифраторов и устройство для формирования управляющих импульсов, подаваемых в прототип через шину управления.

Также предлагаемое устройство экономит устройство формирования эталонных напряжений, подаваемых в прототип по шине эталонных напряжений, Формула изобретения

Аналого-цифровой преобразователь в код системы остаточных классов, содержащий и — 1 сумматоров по модулям оснований системы остаточных классов, где n — количество оснований, выходы которых являются

40 первой выходной шиной кодов соответствующих остатков, блок аналого-цифрового преобразования, первые выходы которого являются второй выходной шиной, второй выход соединен с первым входом элемента

И, а первый вход является входной информационной шиной, и шифратор, о т л и ч а юшийся тем, что, с целью упрощения и расширения области применения за счет возможности получения дополнительной информации в двоичном коде, в него введены сумматор по модулю и-го основания, выход которого является первой выходной шиной кода и-го остатка, элемент задержки и запоминающее устройство, шифратор выполнен на приоритетном шифраторе, а блок аналого-цифрового преобразования выполнен в виде последовательно соединенных компаратора, первый вход и выход которого являются одноименным входом и вторым выходом блока аналого-цифрового преобразования, регистра последовательных приближений, выходы разрядов которого являются первыми выходами блока аналогоцифрового преобразования и цифроаналогового преобразователя, выход которого подключен к второму входу компаратора, второй вход регистра последовательных приближений является входной шиной запуска, а третий вход является входной шиной тактовых импульсов и обьединен с входом элемента задержки, выход которого соединен с вторым входом элемента И, выход которого соединен с входами разрешения и сумматоров по модулю оснований системы остаточных классов, входы суммирования которых через запоминающее устройство подключены соответственно к выходам приоритетного шифратора, входы с меньшим приоритетом которого подключены соответственно к выходам старших разрядов регистра последовательных приближений, выходы младших разрядов которого соответственно подсоединены к входам с большим приоритетом приоритетного шифратора.

1765891

Составитель Э, Курбанов

Редактор Т. Орловская Техред M,Ìîðãåíòàë Корректор И. Шмакова

Заказ 3389 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101