Таймер с контролем

Авторы патента:

G06F1/14 - устройства контроля времени, например в реальном масштабе времени

Изобретение относится к автоматике и импульсной технике. Цель изобретения - сокращение аппаратных затрат. Таймер содержит первый 1 и второй 2 входы задания режима, вход 3 начальной установки таймера, первый 4 и второй 5 формирователи импульсов, первый 6 и второй 7 элементы И - НЕ, тактовый генератор 8, делитель 9 частоты, счетчик 10, состоящий из младших 11 и старших 12 разрядов, счетчик 13, блок 14 сравнения, информационный выход 15 таймера, контрольный выход 16 таймера. За счет изменения организации контроля заданного кода уставки можно отказаться от использования в схеме блока памяти с энергонезависимыми элементами памяти (магнитными сердечниками и т.п.) и за счет этого уменьшить схемные затраты на реализацию таймера. 1 ил.

Изобретение относится к автоматике и импульсной технике и используется для формирования исполнительной команды через определенный интервал времени, задаваемый последовательным импульсным кодом по шинам управления. Предназначено для работы в условиях воздействия интенсивных электромагнитных помех и импульсного ионизирующего излучения. Цель изобретения - сокращение аппаратных затрат. На чертеже представлена схема заявляемого таймера с контролем. Таймер с контролем содержит первый вход 1 задания режима, второй вход 2 задания режима, вход 3 начальной установки, первый 4 и второй 5 формирователи импульсов, первый 6 и второй 7 элементы И-НЕ, генератор 8 тактовых импульсов, делитель 9 частоты, первый счетчик 10, состоящий из младших 11 разрядов и старших 12 разрядов, второй счетчик 13, блок 14 сравнения, информационный выход 15 таймера, контрольный выход 16 таймера. Таймер с контролем работает следующим образом. Для организации работы блока 14 сравнения в режиме формирования сигнала сравнения при равенстве кодов на его входах на шину 17 таймера подается сигнал "лог.1" (уровень напряжения питания микросхем, входящих в состав блока 14 сравнения), на шину 18 подается сигнал "лог.0". В режиме задания кода уставки сигналы управления в виде импульсов напряжения положительной полярности подаются по шине 1 относительно общей шины питания таймера (на чертеже общая шина не показана). По шине 2 таймера в режиме задания передается сигнал постоянного уровня. На выходе формирователя 5 - сигнал "лог.0", элемент 7 закрыт, на его выходе - сигнал "лог.1", поддерживающий делитель 9 в обнуленном состоянии. В результате в рассматриваемом режиме сигналы с задающего генератора 8 не считаются делителем 9 и тактовые сигналы с делителя 9 на вход счетчика 10 не проходят. На выходе делителя 9 частоты - сигнал высокого уровня ("лог.1"). На выходе формирователя 4 сигналы управления присутствуют в виде импульсов отрицательной полярности. Эти сигналы проходят через элемент 6 И-НЕ на вход предварительно обнуленного по входу 3 счетчика 10. Под действием каждого импульса счетчик 10 изменяет свое состоянии в соответствии с логикой кода Грея: нечетными (1-м, 3-м и т.д.) сигналами переключается первый (самый младший) разряд счетчика 10, четными (2-м, 4-м и т.д.) сигналами переключаются разряды счетчика со 2-го по 10-й, при этом очередной счетный сигнал переключает разряд, следующий за самым младшим разрядом, находящимся в состоянии "лог.1". Количество кодовых импульсов в режиме задания уставки (N) и номинальное значение уставки (t_у) связаны соотношением: t_у = Т(Р - N+1), (1) где Т - период следования счетных импульсов в режиме отработки уставки (Т = 32 с); Р - коэффициент пересчета счетчика 10; Р = 1024; N = 8n+1, где n = 0, 1,2...127. При n = 0, N = 1 таймеру задается максимальная уставка (t_у = 32768 с); при n = 127, N = 1017 таймеру задается минимальная уставка (t_у = 2048 с). Промежуточные значения уставок отстоят друг от друга на величину 256 с. Использование двух младших разрядов 11 счетчика 10 в режиме задания реализует возможность искажения число-импульсного кода импульсами помех. Это свойство достигается благодаря тому, что информация после задания кода сохраняется только в восьми старших разрядах 12 счетчика 10, младшие разряды 11 счетчика 10 в режиме контроля обнуляются, при этом "лишние" импульсы кодовой посылки в формировании уставки не участвуют. Для того, чтобы таймер был нечувствителен к пропаданию одного кодового импульса, количество импульсов в последовательности выбирается на один больше номинального, этот "лишний" импульс в дальнейшем также "стирается" и в формировании уставки не участвует. В результате при выбранном количестве младших разрядов 11 счетчика 10, равном двум и выбранном в соответствии с формулой (1) количестве кодовых импульсов, таймер при задании кода уставки нечувствителен к появлению в кодовой посылке за счет электрических помех двух "лишних" импульсов и пропаданию одного кодового импульса. В режиме контроля кода уставки сигналы управления начинают поступать по шине 2 относительно общей шины таймера, на шине 1 в указанном режиме действует потенциал постоянного уровня. Сигналом "лог.0" с выхода формирователя 4 блокируется в нулевом состоянии делитель 9 (сигнал обнуления формируется элементом 7 И-НЕ). Сформированные формирователем 5 кодовые импульсы отрицательной полярности считаются счетчиком 13. Поскольку выходы старших 8-ми разрядов счетчиков 10 и 13 заведены на соответствующие входы блока 14 сравнения, указанный блок производит поразрядное сравнение позиционных двоичных кодов, снимаемых со счетчиков 10 и 13. Если со старших разрядов 12 счетчика 10 снимается прямой позиционный двоичный код, сравнение кодов в блоке 14 произойдет, когда число импульсов, поступившее на вход счетчика 13, будет равно числу импульсов, поступивших на вход счетчика 10 в режиме задания (при условии, что счетчики исправны и информация на входе таймера не искажалась помехами, а также с учетом необходимости компенсации числа импульсов за счет неиспользования при сравнении двух младших разрядов счетчика 13). Если со старших разрядов 12 счетчика 10 снимается дополнительный позиционный двоичный код сравнение кодов в блоке 14 произойдет, когда число импульсов, поступившее на вход счетчика 13 в режиме контроля, будет равно числу импульсов, требуемых для досчета счетчика 10 для переполнения (с учетом необходимости компенсации за счет неиспользования двух младших разрядов счетчика 13). Вместе с тем то обстоятельство, что два младших разряда счетчика 13 в сравнении кодов не участвуют, позволяет допустить так же, как и при задании, возможность искажения помехами кодовой посылки, подаваемой в таймер в режиме контроля. Импульсом сравнения ("лог."1) на контрольном выходе 16 таймера младшие разряды 11 счетчика 10 обнуляются, временное положение выходного сигнала на выходе 16 используется для принятия оператором решения о правильности задания в таймер кода уставки. Импульсы по шине 2 таймера поступают до тех пор, пока не изменится информация на выходе одного из восьми старших разрядов счетчика 13 и не снимается сигнал сравнения с выхода 16 таймера. В режиме отработки уставки сигналы управления на шинах 1, 2 и входе 13 таймера отсутствуют. На выходах формирователей 4, 5 - сигнал "лог.1". Делитель 9 частоты по входу обнуления разблокируется и счетные импульсы с тактовой частотой, соответствующей периоду Т, через элемент 6 И-НЕ, начинают поступать на входе счетчика 10. После заполнения счетчика 10 на выходе 15 таймера формируется выходной сигнал.

Формула изобретения

ТАЙМЕР С КОНТРОЛЕМ, содержащий генератор тактовых импульсов, делитель частоты, два формирователя импульсов, первый счетчик, два элемента И - НЕ, причем вход и выход первого формирователя импульсов соединены соответственно с первым входом задания режима устройства и первым входом первого элемента И - НЕ, вход и выход второго формирователя импульсов соединены соответственно со вторым входом задания режима устройства и первым входом второго элемента И - НЕ, выход генератора тактовых импульсов соединен с информационным входом делителя частоты, отличающийся тем, что, с целью сокращения аппаратных затрат, устройство содержит второй счетчик и блок сравнения, причем второй вход первого элемента И - НЕ соединен с выходом делителя частоты, вход обнуления которого соединен с выходом второго элемента И - НЕ, второй вход которого соединен с выходом первого формирователя импульсов, выход второго формирователя импульсов соединен со счетным входом второго счетчика, вход начальной установки устройства соединен с входом начальной установки второго счетчика и первым входом начальной установки первого счетчика, информационные выходы первого и второго счетчиков соединены соответственно с первым и вторым информационными входами блока сравнения, первый и второй входы разрешения которого подключены к первому и второму входам разрешения устройства, выход блока сравнения является контрольным выходом устройства и соединен со вторым входом начальной установки первого счетчика, информационный выход которого является информационным выходом устройства.

РИСУНКИ

Рисунок 1

MM4A Досрочное прекращение действия патента из-за неуплаты в установленный срок пошлины заподдержание патента в силе

Дата прекращения действия патента: 01.02.2009

Дата публикации: 20.07.2011

Похожие патенты:

Таймер // 1691826

Изобретение относится к автоматике и может быть использовано в автоматизированных системах управления технологическими процессами для отсчета интервалов времени

Таймер // 1672429

Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управления технологическими процессами для выдачи кодов времени в системы обработки данных по запросам от них

Таймер // 1672428

Таймер // 1658138

Изобретение относится к автоматике и вычислительной технике и позволяет осуществлять счет несинхронизированных импульсов без ограничения на скважность, стабильность и период следования, больший минимального, а также выполнять доступ по записи и чтению к содержимому таймера

Таймер // 1656515

Таймер // 1656514

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных системах для обеспечения работы в реальном масштабе времени

Таймер с контролем // 2113007

Изобретение относится к автоматике и импульсной технике и может быть использовано для задания определенного интервала времени

Таймер // 2213366

Изобретение относится к импульсной технике

Помечание событий меткой времени // 2312386

Изобретение относится к цифровой обработке сигналов, в частности к помечанию событий меткой времени

Устройство для отсчета времени // 2079165

Изобретение относится к вычислительной технике и предназначено для непрерывного отсчета астрономического времени, фиксации заранее заданного момента времени, для измерения истекшего времени работы процесса и может быть применено в ЭВМ любого класса

Устройство для отсчета времени // 2024920

Изобретение относится к вычислительной технике и предназначено для непрерывного отсчета астрономического времени /функция часы/, для фиксации заранее заданного момента времени /функция компаратора/, для измерения истекшего времени работы процессора /функция таймер процессора/ и может быть применено в ЭВМ любого класса, например в ЕС ЭВМ

Устройство для отсчета времени // 1784959

Изобретение относится к области вычислительной техники и предназначено для непрерывного отсчета астрономического времени (функция Часы), для фиксации заранее заданного момента времени (функция Компаратор), для измерения истекшего времени работы процессора (функция Таймер процессора) и для формирования продвигающих ии/пульсов с заданной частотой следования, предназначенных для продвижения интервального таймера, и может быть применено в ЭВМ любого класса, например в ЕС ЭВМ, а также в мультипроцессорных системах

Устройство для отсчета времени // 1817085

Изобретение относится к вычислительной технике и предназначено для непрерывного отсчета астрономического времени (функция часы), для фиксации заранее заданного момента времени (функция компаратора ), для измерения истекшего времени работы процессора (функция таймер процессора ) и для формирования продвигающих импульсов с заданной частотой следования, предназначенных для продвижения интервального таймера

Способ синхронизации времени в процессорах и устройствах вычислительной машины // 2615326

Изобретение относится к цифровой обработке данных, в частности к синхронизации часов ЭВМ. Техническим результатом является повышение точности синхронизации часов процессоров и устройств ввода-вывода ЭВМ и сокращение продолжительности и ошибки чтения времени из этих часов. Указанный результат достигается за счет того, что в каждом процессоре и в каждом устройстве ввода-вывода, использующем точное время, устанавливают свои локальные часы. Периодический импульс S синхронизации времени от внешнего или единого внутреннего источника посылают во все локальные часы. По приходу импульса S в локальных часах инкрементируют регистр RH, регистр RL переписывают в регистр RP и обнуляют регистр RL. Регистр RL постоянно инкрементируют от любого удобного тактового генератора. Синхронизованное время, выраженное в периодах импульса S, вычисляют по формуле RH+RL/RP. Сведение фаз локальных часов выполняют при их инициализации. Для этого записывают требуемое значение в регистр RH, когда значение регистра RL достаточно отличатся от 0 и от значения регистра RP. 4 з.п. ф-лы, 1 ил.

Тайм-ауты адаптивного сервиса // 2617331

Изобретение относится к области вычислительной техники и может быть использовано для управления тайм-аутами. Техническим результатом является перераспределение тайм-аутов сервисов в целях адаптации к условиям эксплуатации. Система содержит по меньшей мере одно вычислительное устройство и приложение управления тайм-аутами, выполняемое по меньшей мере одним вычислительным устройством, приложение управления тайм-аутами содержит: логику, которая контролирует множество задержек в течение временного интервала, при этом каждая задержка соответствует одному из множества сервисов в вычислительной среде; логику, которая вычисляет количество используемой сервисной мощности множества сервисов в вычислительной среде в течение этого временного интервала на основе множества задержек, и логику, которая назначает тайм-аут, связанный по меньшей мере с одним из множества сервисов по меньшей мере частично на основе вычисленного количества используемой сервисной мощности в вычислительной среде. 8 з.п. ф-лы, 4 ил.