Модулятор фазоманипулированных сигналов

 

Модулятор содержит: 1 преобразователь последовательного кода в параллельный (1), 2 перемножителя (2, 3), три сумматора (4, 24, 25), 1 генератор (5), 1 фазовращатель (6), 3 инвертора (7, 8, 9), 3 элемента И (10.11,12), 2 элемента ИЛИ (13.14), 3 мультиплексора (15, 16, 17), 4 блока согласования уровня (18, 19, 20, 21), 2 аттенюатора (22, 23). 1-7-11-14-17-21-23-9-24-2-4, 1-12-13-16-20-22-24, 1-8-12-14,1-10-13, 1-18-24, 1-15-19-25-3-4, 1-16. 1-17, 1- 15,1-17,1-10, 1-11, 23-25, 22-25, 5-2. 5-6- 3. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю H 04 L 27/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

С)

4 иг. (21) 4901212/09 (22) 09.01,91 (46) 23.10,92. Бюл. йл 39 (71) Ростовский научно-исследовательский институт радиосвязи (72) Б.M. Баташев, H.Ã. Пархоменко и

Е,С, Шеляпин (56) Беллами Дж, Цифровая телефония.— М.:

Радио и связь, 1986, с, 313. (54) МОДУЛЯТОР ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ

„„5U„„1771077 А1 (57) Модулятор содержит: 1 преобразователь последовательного кода в параллельный (1), 2 перемножителя (2, 3), три сумматора (4, 24, 25), 1 генератор (5), 1 фазовращател ь (6), 3 ин вертора (7, 8, 9), 3 элемента И {1 О, 11, 12), 2 элемента ИЛИ (13, 14), 3 мультиплексора (15, 16, 17), 4 блока согласования уровня (18, 19, 20, 21), 2 an енюатора (22, 23). 1 — 7 — 11 — 14 — 17 — 21 — 23 — 9 — 24 — 2 — 4, 1 — 12 — 13 — 16 — 20 — 22-24, 1 — 8 — 1" — 14, 1-10 — 13, 1 18-24, 1-15-19-25-3-4, 1-16, 1-17, 115,1-17, 1-10, 1-11, 23-25, 22-25, 5-2, 5-63. 2 ил.

1771077

Изобретение относится к области радиотехники и может быть использовано в аппаратуре систем связи с фазовой манипуляцией (ФМ).

Целью изобретения является расширение функциональных возможностей модулятора за счет обеспечения формирования, кроме четырехпозиционных ФМ-сигналов (4ФМ), также двухпбзиционных (2ФМ) и восьмипозиционных (8ФМ) сигналов.

На фиг . 1 приведена-функциональная схема предлагаемого модулятора; на фиг. 2 — векторная диаграмма, поясняющая принцип работы модулятора.

Модулятор фазоманипулированных сигналов содержит преобразователь последовательного кода в параллельный 1, вход которого является входом модулятора, первый и второй перемножители 2 и 3, выходы которых соединены соответственно с первым и вторым входами первого сумматора

4, выход которого является выходом модулятора, а также генератор 5, выход которого соединен с первым входом первого перемножителя 2 непосредственно и через фазовращатель 6 с первым входом второго перемножителя 3. Модулятор содержит также три инвертора 7, 8 и 9, три элемента И

10, 11 и 12, два элемента ИЛИ 13 и 14, три мультиплексора 15, 16 и 17, четыре блока согласования уровня 18, 19, 20 и 21, два аттенюатора 22 и 23, а также второй и третий сумматоры 24 и 25, выходы которых соединены соответственно с вторыми входами первого и второго перемножителей 2 и 3, Первый выход преобразователя 1 соединен с первым входом первого элемента И

10, первыми входами первого и третьего мульплексоров 15 и 17, первым и вторым входами второго мультиплексора 16, а также через первый блок согласования уровня

18 соединен с первым входом второго сумматора 24 и через первый инвертор 7 с первым входом второго элемента И 11. Второй выход преобразователя 1 соединен с первым входом третьего элемента И 12, с вторым и третьим входами первого мультиплексора 15 и с вторым входом третьего мультиплексора 17. Третий выход преобразователя 1 соединен с вторыми входами первого и второго элементов И 10 и 11 и через второй инвертор 8 с вторым входом третьего элемента И 12, выход которого соединен с первыми входами первого и второго элементов ИЛИ 13 и 14, вторые входы которых соединены соответственно с выходами первого и второго элементов И 10 и 11. Выход первого элемента ИЛИ 13 соединен с третьим входом второго мультиплексора 16, а выход второго элемента ИЛИ

14 соединен с третьим входом третьего мультиплексора 17, при этом выход первого мультиплексора 15 через второй блок согласования уровня 19 соединен с первым входом третьего сумматора 25, выход второго мультиплексора 16 через третий блок согласования уровня 20 и первый аттенюатор 22 соединен с вторыми входами второго и третьего сумматоров 24 и 25, а выход третьего мультиплексора 17 через четвертый блок согласования уровня 21 соединен с входом второго аттенюатора 23, выход которого соединен с третьим входом третьего сумматора 25 непосредственно и через третий инвертор 9 с третьим входом второго сумматора 24. Управляющие входы первого, второго и третьего мультиплексоров 15, 16 и 17 объединены, соединены с управляющими входами преобразователя 1 и являются управляющими входами модулятора, Аттенюаторы 22, 23 имеют коэффициЛ. ент передачи - -.

Каждый из мультиплексоров 15 — 17 выполнен таким образом, что в режиме формирования 2ФМ сигнала на выход коммутируется сигнал с их первых входов, в режиме 4ФМ вЂ” с вторых и в режиме 8ФМ— с третьих входов. Выбор режима осуществляется подачей соответствующего сигнала на объединенные управляющие входы мультиплексоров 15-17, Модулятор фазоманипулированн ых сигналов работает следующим образом.

На вход преобразователя 1 поступает цифровой сигнал в виде двоичной импульсной последовательности.

В режиме формирования 8ФМ сигнала преобразователь 1 формирует на своих выходах А, В и С двоичные импульсные последовательности, скорость каждой из которых составляет 1/3 от скорости сигнала на входе преобразователя 1. При этом сигналы на выходах А„В и С соответствуют трем последовательным битам исходного (суммарного) сигнала. Режим формирования параллельного потока, состоящего из трех двоичных сигналов (трибит), задается соответствующим сигналом на управляющих входах преобразователя 1.

Сигнал А с первого выхода преобразователя 1 поступает на вход элемента И 10, на другой вход которого поступает сигнал С с третьего выхода преобразователя 1, таким образом на выходе элемента И 10 формируется сигнал:

Х1о=А.Л С, (1) гдето — символ логического умножения (коньюн кция), 1771077

Аналогичным образом на выходах элементов И 11 и 12 формируются сигналы соответственно;

Х11=Ал С, (2)

Х12=Вл С, (3) где черта над буквой обозначает операцию логической инверсии.

На соответствующие входы элементов

ИЛИ 13 и 14 поступают сигналы с выходов элементов И 10-12. На выходах элементов

ИЛИ 13 и 14 формируются сигналы соответственно:

Х1з=Ал СчВл С, (4)

Х14=Ал СЧВЛ С, (5) где v — символ логической суммы (дизъюнкция).

В режиме формирования 8ФМ сигнала мультиплексоры 15, 16 и 17 коммутируют на свои выходы (под воздействием сигнала на их управляющих входах) сигналы, соответствующие импульсным последовательностям на их третьих входах (нижних по схеме фиг. 1), Так, на выходе мультиплексора 15 формируется сигнал В, на выходе мультиплексора 16 — сигнал Х1з и на выходе мультиплексора 17 — сигнал Х14.

Сигналы с выходов мультиплексоров

15-17, а также сигнал А с первого выхода преобразователя 1 поступают на входы соответствующих блоков согласования уровня

18 — 21, которые преобразуют двоичные импульсные последовательности в синхронные телеграфные сигналы. При этом логической единице на входе каждого блока согласования уровня 18 — 21 соответствует напряжение на выходе, равное по величине минус 1, а логическому нулю соответствует напряжение плюс 1.

Пользуясь выражениями (4) и (5), а также приведенным алгоритмом работы блоков согласования уровня 18 — 21, составлена таблица истинности (табл. 1), в которой входными сигналами являются импульсные двоичные сигналы А, В, С на соответствующих выходах преобразователя 1, а выходными — синхронные телеграфные сигналы Х1в, Х19, Х20, Х21 с выходов соответствующих блоков согласования уровня 18-21, Как видно из фиг, 1, на сумматор 24 поступает сигнал Х1в, а также сигнал Х20, прошедший через аттенюатор 22 с коэффиv2 циентом передачи - -, и сигнал Х21, прошедший через аттенюатор 23 и инвертор 9.

Следовательно, сигнал Х24 на выходе сумматора 24 можно записать в виде

Х24=Х1в+ - г Х20- — г Х21.

1/2 V2 (6)

Аналогично, сигнал Х25 на выходе сумматора 25 имеет вид

Х25=Х19+ -у- Х20+ -у- Х21, А Л. (7)

Генератор 5 формирует на своем выходе напряжение вида

5 Sc= cos(t + p), (8) где мо — несущая частота ФМ-сигнала; р- начальная фаза.

Фазовращатель 6 осуществляет поворот фазы сигнала $с на 90, при этом сигнал

10 на выходе фазовращателя 6 принимает вид

Sc=sln (в t+p). (9)

После умножения сигнала Х24 на сигнал

Sc в перемножителе 2 и сигнала Х25 на сигнал Ss в перемножителе 3, а также суммиро15 вания в сумматоре 4 полученных сигналов, на выходе сумматора 4 сигнал имеет вид

8вых=->с X4+Sc Х25=

=(Х1в+ г (X20 — Х21)) сов (ю, t+Р)+

+ (19 + — (Х20 + X21)) sin (Й>о t + p).

1/г (10)

25 Подставляя значения Х1в, Х19, Х20, Х21 из табл, 1 и выполняя тригонометрические преобразования, получим данные, приведенные в табл. 2, связывающие трибит на выходе преобразователя 1 с сигналом на

30 выходе модулятора Se>x.

Величина К в табл. 2 представляет собсй амплитудный множитель, возникающий при преобразовании выражения (10):

35 g = 2 1+ чг (11) Результаты, приведенные в табл. 2, представлены на фиг. 2 в виде векторной диаграммы, где с внешней стороны окруж40 ности указаны передаваемые комбинации символов(трибиты), а с внутренней стороны окружности указаны значения фазы сигналов в соответствии с табл, 2. Из фиг. 2 видно, что реализуемый алгоритм модуляции обес45 печивает получение сигнального алфавита в виде кода Грея, который гарантирует минимизацию средней вероятности битовой ошибки. Фазовый сдвиг соседних символов

JT составляет 4.

В режиме формирования 4ФМ сигнала преобразователь 1. на управляющие входы которого подан сигнал переключения в режим 4ФМ, формирует двоичные импульс55 ные последовательности только на выходах

А и В, а выход С в данном случае не используется. При этом сигналы на выходах А и B представляют собой соответственно четные

1771077

15 (14) и нечетные биты исходного цифрового сигнала.

В этом случае мультиплексоры 15-17 коммутируют на выход сигналы со своих вторых входов (посредством подачи соответствующего управляющего сигнала). Из фиг. 1 видно, что в этом случае

Х1в=Хго. (12) .Х19=Х21, Из табл, 1 видно, что требованию (12) можно удовлетворить, выбрав нечетные строки из табл. 1. В табл. 3 приведены данные, связывающие сигналы на выходах А и

В преобразователя 1 с выходным сигналом модулятора.

Из табл. 3 видно, что в этом режиме модулятор обеспечивает формирование

4ФМ-сигнала со взаимным сдвигом фаз

X символов, кратным . Следует отметить, что при этом амплитуда сигнала остается той же, что и в режиме 8ФМ.

При переключении модулятора в режим формирования 2ФМ-сигнала на управляющие входы преобразователя 1 подается сигнал, под воздействием которого преобразователь 1 практически повторяет на своем выходе А входной двоичный импульсный сигнал. Выходы В и С в данном случае не используется.

На управляющие входы мультиплексоров 15 — 17 подается управляющий сигнал, обеспечивающий прохождение на выходы сигналов с первых входов соответствующих мультиплексоров 15-17.

В данном случае имеем:

Х1в=х19=хго=х21. (13)

Из табл. 1, видно, что данный случай соответствует первой и пятой строкам таблицы, при этом, как следует из (10), в случае передачи в цифровом канале логического нуля сигнал на выходе модулятора имеет вид

S8 x = K sin (М> t + rp ) ° о Л

8 а при передаче логической единицы сигнал на выходе модулятора имеет вид

$вых = K sin (жо t + p — — ), (15)

1 9л

Из выражений (14), (15) видно, что при этом формируется 2ФМ-сигнал со взаимным сдвигом фаз символов, равным г. Следует отметить, что при этом обеспечивается та же амплитуда сигнала, что и в случае формирования 4ФМ- или 8ФМ-сигнала.

Таким образом, предлагаемый модулятор обеспечивает расширение функциональных воэможностей модулятора фазоманипулированных сигналов за счет формирования, кроме 4ФМ-сигналов, также и сигналов 2ФМ и 8ФМ.

Существенным достоинством предлагаемого модулятора является обеспечение постоянной амплитуды формируемого сигнала в любом режиме работы.

Указанные свойства предлагаемого модулятора позволяют создавать на его основе высокоэффективную передающую аппаратуру для систем связи с изменяющейся (в зависимости от насыщенности трафика) кратностью ФМ, Формула изобретения

Модулятор фазоманипулированных (ФМ) сигналов, содержащий преобразователь последовательного кода в параллельный, вход которого является входом модулятора, первый и второй перемножители, выходы которых соединены соответственно с первым и вторым входами первого сумматора, выход которого является выходом модулятора, а также генератор, выход которого соединен с первым входом первого перемножителя и через фазовращатель— с первым входом второго перемножителя, о т л и ч а ю гц и и с я тем, что, с целью расширения функциональных возможностей путем формирования двух- и восьмипозиционных сигналов ФМ, в него введены три инвертора, три элемента И, два элемента ИЛИ, три мультиплексора, четыре блока согласования уровня, два аттенюатора, а также второй и третий сумматоры, выходы которых соединены соответственно с вторыми входами первого и второго перемножителей, причем первый выход преобразователя последовательного кода в параллельный соединен с первым входом первого элемента И, первыми входами первого, второго и третьего мультиплексоров и вторым входом второго мультиплексора, а также через первый блок согласования уровня — с первым входом второго сумматора и через первый инвертор — с первым входом второго элемента И, второй выход преобразователя последовательного кода в параллельный соединен с первым входом третьего элемента И, с вторым и третьим входами первого мультиплексора, с вторым входом третьего мультиплексора, третий выход преобразователя последовательного кода в параллельный соединен с вторыми входами первого и второго элементов И и через второй инвертор — с вторым входом третьего элемента И, выход которого соеди1771077

15

Таблица 1

Таблица 2 нен с первыми входами первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с выходами первого и второго элементов И, причем выход первого элемента ИЛИ соединен с третьим входом второго мультиплексора, а выход второго элемента ИЛИ соединен с третьим входом третьего мультиплексора, при этом выход первого мультиплексора через второй блок согласования уровня соединен с первым входом третьего сумматора, выход второго мультиплексора через последовательно соединенные третий блок согласования уровня и первый аттенюатор соединен с вторыми входами второго и третьего сумматоров, а выход третьего мультиплексора через четвертый блок согласования уровня соединен с входом второго аттенюатора, 5 выход которого соединен с третьим входом третьего сумматора и через третий инвертор — с третьим входом второго сумматора, причем управляющие входы первого, второго и третьего мультиплексоров соединены с

10 управляющими входами преобразователя последовательного кода в. параллельный и являются управляющими входами модулятора.

1771077

Таблица 3

Составитель Б.Боташев

Техред М.Моргентал Корректор О.Юрковецкая

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 37 9 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5