Динамический д-триггер с третьим состоянием по выходу

 

Изобретение позволяет повысить быстродействие устройств при одновременном снижении требуемого числа МДП-транзисторов и может быть использовано для построения выходных буферных устройств в схемах ЗУ, регистров, магистральных усилителей . Сущность изобретения: устройство содержит МДП-транзисторы 1-6 соответственно первого (р) и второго (п) типа, двунаправленный ключ 7, содержащий два параллельно включенных МДП-транзистора первого (р) и второго (п) типа, выходной каскад 8, содержащий два МДП-транзистора первого (р) и второго (п) типа, истоки которых соединены соответственно с первой 9 (питание) и второй 10 (общая) шинами питания , стоки соединены с выходом 11 каскада 8, а затворы подключены соответственно к первому 12 и второму 13 входам каскада 8. 1 ил. Ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 3/356

ГОСУДАРСТВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

18

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4859843/21 (22) 13.08.90 (46) 07.11,92. Бюл. М 41 (71} Научно-производственное объединение

"ЭЛАС" (72) С.С.Антонова, А.А.Беляев, А.Г.Епанчинцев. А.Е.Заболотный, В.А.Максимов, С.И.Назаров и Я.Я.Петричкович (56) Мурога С. Системное проектирование сверхбольших интегральных схем, 1985, с. 259, рис. 4.9,19в.

ДАТА ВООК COS/M0S В-SERIES, ОЕЧЙ. ЕЗ, 3-Rd E0ITIOH, 1982, р 166

НСС/HCF 4034В р. 523 НСС/HCF 40104Â. (54) ДИНАМИЧЕСКИЙ 0-ТРИГГЕР С

ТРЕТЬИМ СОСТОЯНИЕМ ПО ВЫХОДУ. (57) Изобретение позволяет повысить быстродействие устройств при одновременном

„„ Ы „„1774472 А1 снижении требуемого числа МДП-транзисторов и может быть использовано для построения выходных буферных устройств в схемах ЗУ, регистров, магистральных усилителей. Сущность изобретения: устройство содержит МДП-транзисторы 1 — 6 соответственно первого (р) и второго (и) типа, двунаправленный ключ 7, содержащий два параллельно включенных МДП-транзистора первого (р) и второго (n) типа, выходной каскад 8, содержащий два МДП-транзистора первого (р) и второго (п) типа, истоки которых соединены соответственно с первой 9 (питание) и второй 10 (общая) шинами питания, стоки соединены с выходом 11 каскада

8, а затворы подключены соответственно к первому 12 и второму 13 входам каскада 8.

1 ил.

1774472

Изобретение относится к импульсной и цифровой технике и может быть использовано при построении универсальных и ñïåциалиэированных цифровых устройств: запоминающих устройств, статических, квазистатических и динамических регистров, буферных устройств магистрального обмена, в том числе в КМДП интегральных схемах.

Известны (Шило В.Л. Популярные цифровые микросхемы. Справочник. — M.:

Радио и связь, 1987) различные схемы триггеров с третьим состоянием по выходу (см. указанный источник, с. 230, рис, 2,31а— микросхема К561ТР2 и с. 288, рис. 2.81а в составе микросхемы К564АГ1).

Недостатками известных схем являются сравнительно высокая сложность, выраженная в необходимом числе эквивал ентн ых МДП-транзисторов, а также о гносительно низкое быстродействие вследствие использования в выходном каскаде или пассивных двунаправленных ключей или из-за большого числа каскадов схемыуправления выходным каскадом, вносящихх дополнительную задержку.

Известна схема динамического Dтриггера с третьим состоянием по выходу (Мурога С. Системное проектирование сверхбольших интегральных схем: в 2-х кн., кн.1./Пер, с англ. — M. Мир, 1985, с. 259, рис. 4.9.19в), состоящая иэ двух последовательноо вкл ючен н ых каскадов.

Недостатком известной схемы является сравнительно невысокое быстродействие вследствие использования в выходном каскаде последовательно включенных МДПтранзисторов, Наиболее близкой по технической сущности к изобретению является схема динамического D-триггера с третьим состоянием по выходу(DATA ВООК COS/MOS В-ЗЕВ!ES

DEVICES, 3-Rd I EDITION, 1982, р. 166

НСС/HCF 4034 В и р. 523 НСС/НСГ 40104

В), входящая в состав схем регистровых каскадов, Известная схема содержит выходной каскад, состоящий из двух МДПтранзисторов первого и второго типа, истоки которых подключены соответственно к первой и второй шинам питания, стоки соединены с выходам каскада, а затворы подключены соответственно к первому и второму входам каскада, двунаправленный ключ, содержащий два параллельно включенных МДП-транзистора первого и второго типа, истоки и стоки которых подключены соответственно к информационным выводам ключа, а затворы. соединены соответственно с первой и второй тактовыми шинами, инвертирующий каскад, вход и выход которого соединены соответственно с выходом двунаправленного ключа и первыми входами элементов 2И вЂ” НЕ и 2ИЛИ вЂ” НЕ, выходы которых подключены соответственно к пер5 вому и второму входам выходного каскада, а вторые входы соединены с парафазными управляющими шинами.

Недостатком известной схемы является сравнительно низкое быстродействие

10 вследствие относительно большого числа каскадов в схеме управления мощным выходным каскадом, а также увеличенное число требуемых МДП-транзисторов для построения схемы.

15 Цель изобретения — повышение быстродействия при одновременном снижении требуемого числа МДП-транзисторов.

Цель достигается за счет того, что в Dтриггер с третьим состоянием по выходу, 20 содержащий выходной каскад, состоящий из двух МДП-транзисторов первого и второго типа, истоки которых подключены соответственно к первой и второй шинам питания, стоки соединены с выходом каска25 да, а затворы подключены соответственно к первому и второму входам каскада, двунаправленный ключ, содержащий два параллельно включенных МДП-транзистора первого и второго типа, истоки и стоки кото30 рых подключены соответственно к информационным выводам ключа, введены первый, второй, третий и четвертый, пятый, шестой МДП-транзисторы соответственно первого и второго типа, причем первый и

35 второй транзисторы включены последовательно между первой шиной питания и первым входом выходного каскада, четвертый и пятый транзисторы включены последовательно между второй шиной питания и вто40 рым входом выходного каскада, третий и шестой транзисторы включены соответственно между первой, второй шинами питания и первым, вторым входами выходного каскада, информационные выводы двунап45 равленного ключа соединены соответственно с первым и вторым входами выходного каскада, а затворы транзисторов первого и второго типа ключа соединены соответственно с затворами шестого и третьего тран50 эисторов и подключены к соответствующим парафазным управляющим шинам, затворы пятого и второго транзисторов соединены соответственно с парафазными тактовыми шинами, а затворы первого и четвертого

55 транзисторов соединены с входом схемы триггера, выход которого подключен к выходу выходного каскада.

Не известны решения с признаками, аналогичными отличительным. В совокупности с известными признаками они прояв1774472 ляют свойства, неизвестные ранее иэ дру- стары 5 и 2 и сигнал с входа 18 транслируетгих решений. Таким образом, предлагаемое ся на выход 19 схемы триггера. Этот режим устройство соответствует критерию "суще- можно назвать режимом "записи — трансляственные отличия". ции" сигнала с входа D. При изменении c«гНачерте>кеизображенасхема D-тригге- 5 налов на тактовых шинах 16 и 17 на ра с третьим состоянием по выходу, которая противоположные (С = О, С =- 1) схема тригсодержит первый 1, второй 2, третий 3 и гера переходит в режим динамического (!) четвертый 4, пятый 5, шестой 6 МДП-тран- хранения информации во внутренних узлах зисторы соответственно первого(р) и второ- схемы. Более подробно и наглядно работа го (n) типа, двунаправленный ключ 7, 10 схемы отражена в таблице, где символами содержащий два параллельно включенных "+" и "-" отражено "включенное" и "выклюМДП-транзистора первого (р) и второго (и) ченное" состояние транзисторов схемы сотипа, выходной каскад 8, содержащий два ответственно. Символ X определяет третье

МДП-транзистора первого (р) и второго (и) состояние на выходе схемы, Символы Q" и типа, истоки которых соединены соответст- 15 Q* отражают состояния на выходе и входах венно с первой 9 (питание) и второй t0 (об- выходного каскада в режиме динамического щая) шинами питания, стоки соединены с хранения информации. выходом 11 каскада 8, а затворы подключе- Предложенная схема D-триггера с ны соответственно к первому 12 и второму третьим состоянием по выходу позволяет 13 входам каскада 8. Транзисторы 1,2 вклю- 20 получить положительный эффект, заключаченыпоследовательномеждушиной9ивхо- ющийся в увеличении быстродействия по дом 12, транзисторы 4,5 включены сравнению со схемой прототипа. Для оценпоследовательно между шиной 10 и входом ки быстродействия сравниваемых схем бу13, транзисторы 3,6 включены соответст- дем пользоваться линейной R-С-моделью венно между шинами 9,10 и входами 12,13, 25 (r -модель), основанной на суммировании

Информационные выводы ключа 7 включе- постоянных времени (г ) последовательно ны соответственно между входами 12 и 13 вкл.оченных каскадов. Пустьсопротивление каскада 8, затворы транзисторов р- и и-типа канала открытого транзистора равно R, а ключа 7 соединены соответственно с затво- емкости затвора, истока или стока равнь. С. рами транзисторов 6 и 3 и подключены со- 30 Тогда для схемы прототипа суммирования ответственно к прямой 14(Е) и инверсной постоянная времени, пропорциональнаяза15(Е) парафаэным шинам управления. За- держке информационного входа (учитывая творы транзисторов 5 и 2 подключены саот- каскад инвертора источника сигнала) до выветственно к прямой 16(С) и инверсной 17(С) хода схемы управления (выходы вентилей тактовым шинам, затворы транзисторов 1 и 35 И вЂ” НЕ, ИЛИ вЂ” НЕ или входы 12,13 каскада 8), 4 подключены к информационному(0) входу составит примерно 18RC (R 4 С + 0,5Я 4С +

18 схемы триггера, выход 19(0} которого co- +R 4С+ 2R 4С) для четырех последовательединен с выходом 11 каскада 8. но включенных каскадов.

D-триггер с третьим состоянием по вы- В предлагаемой схеме имеется всего ходу работает следующим образом. 40 один каскад, содержащий в худшем случае

Пусть потенциал шины 9 питания соот- при последовательно включенных транзиветствует логической "1", а общей шины 10 — стора (1,2, транзисторы ключа 7 или 4,5, логическому "0". Тогда при подаче на шины транзисторы ключа 7). Постоянная времени

14 и 15 уровней соответственно "1" и "0" этого каскада для худшего случая не превыоткрываются транзисторы 6 и 3, закрывая 45 шает 12RC (2R 5С+ 0,5R 4С). Таким обратранзисторы ключа 7, устанавливая на вхо- зом, предлагаемая схема эффективнее по дах13и12соответственноуровни "0" и "1", быстродействию по сравнению со схемой закрывающие транзисторы выходного кас- прототипа по крайней мере в 1,5 раза када 8, и независимо от сигналов на осталь- (50 ). ных входах схемы на выходе схемы 50 Дополнительная эффективность предустанавливается третье (высокоомное) со- лагаемой схемы определяется меньшим стояние. Если на шинах 14 и 15 устанавли- числом требуемых МДП-транзисторов для ваются противоположные уровни — ее построения. Заявленное решение требусоответственно "0" и "1", то работа схемы ет всего 10 МДП-транзисторов, тогда как зависит от уровней сигналов на входах 55 схема прототипа содер кит не менее 14

16,17 и 18 уровней. Транзисторы 6 и 3 за- МДП-транзисторов (считая минимум по два крываются,атранзисторы ключа7открыва- транзистора на инвертор и двунаправленются. объединяя входы 12 и 13 каскада 8. В ный ключ и по четыре транзистора в схемах этом режиме при подаче на входы 16 и 17 2И-НЕи2ИЛИ вЂ” НЕ).: Таким образом, дополсигналов С = 1 и С = 0 открываются транзи1774472

Составитель С. Антонова

Техред М;Моргентал Корректор А. Долинич

Редактор И. Шубина

Заказ 3034 Гираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1 13035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 иительный эффект по числу транзисторов может достигать 40 g,.

Формула изобретения

Динамический 0-триггер с третьим состояниемм по выходу, содержащий выходной каскад, состоящий иэ двух МДП-транзисторов первого и второго типа, истоки которых подключены соответственно к первой и второй шинам питания, стоки соединены с выходом каскада, а затворы подключены соответственно к первому и второму входам каскада, двунаправленный ключ, содержащий два параллельно включенных МДПтранзистора первого и второго типа, истоки и стоки которых подключены соответственНО к информационным выводам ключа, о т л и ч а ю шийся тем, по, с целью поьышения быстродействия при одновременном снижении требуемого числа МДП-транзисторов, дополнительно введены первый, второй, третий и четвертый, пятый, шестой, МДП-транзисторы соответственно первого и второго типа, причем первый, второй транзистор включены последовательно между первой шиной питания и первым входом выходного каскада, четвертый, пятый транзистор включены последовательно между

5 второй шиной питания и вторым входом выходного каскада, третий, шестой транзисторы включены соответственно между первой, второй шинами питания и первым, вторым входами выходного каскада. информацион10 ные выводы двунаправленного ключа соединены соответственно с первым и вторым входами выходного каскада, а затворы транзисторов первого и второго типа ключа соединены соответственно с затворами

15 шестого и третьего транзисторов и подключены к соответствующим парафаэным управляющим шинам, затворы пятого и второго транзисторов соединены соответственно с парафаэными тактовыми шинами, а

20 затворы первого и четвертого транзисторов соединены с входами схемы триггера, выход которого подключен к выходу выходного каскадаа.