Устройство для ввода информации

 

Использование автоматика и вычислительная техника системы управления информационными каналами. Сущность, устройство содержит 1 регистр (1), 3 триггера

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5й)5 G 06 F 3/00, 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фиг.! (21) 4902998/24 (22) 16,01,91 (46) 15,11.92. Бюл. N. 42 (71) Научно-производственное объединение

"Кибернетика" (72) Л.В.Друзь и Ю.П.Рукоданов (56) Авторское свидетельство СССР

1Ф 1363173, кл. G 06 F 3/00, 1986.

Авторское свидетельство СССР

hh 1149241, кл. G 06 F 13/00, 1983. (54) УСТРОИСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Использование: автоматика и вычислительная техника. системы управления ин„, БЫ„„1775720 А1 формационными каналами, Сущность: устройство содержит 1 регистр (1), 3 триггера (5, 15, 17), 2 формирователя сигналов (3, 14), 1 счетчик(2), 1 блок сравнения (10), 2 элемента НЕ (11,13), 2 группы элементов НЕ (19;21)

1 группу триггеров (20), 2 группы элементов

И (18, 23), 1 коммутатор (24), 1 группу элементов ИЛИ (22), 1 элемент ИЛИ (4), 2 мультиплексора (8, 9), 1 делитель частоты (6), 1 — 5 — 7-11 — 16 — 18 — 20 — 23 — 19 — 20 — 22 — 17 — 2 — 10—

15-3 — 4 — 20 — 21 — 23 — 24, 6 — 8-13-12-5-7-1516, 6 — 9 — 14 — 23 — 24, 1 — 8, 1 — 9, 1 — 10, 1 — 18. 4 ил.

1775720

50

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления информационными каналами.

Известно устройство для ввода информации, содержащее регистр, группы элементов И, ИЛИ, ЗАПРЕТ, мажоритарных элементов, генератор импульсов, коммутатор, первый и второй элементы Vlfllfl, триггер, элемент И-НЕ, Известное устройство опрашивает информационные каналы с постоянной скоростью, заданной генератором импульсов, время опроса каналов также постоянно и определяется длительностью тактовых импульсов генератора, В известном устройстве не обеспечивается циклический опрос каналов. Это не позволяет использовать известное устройство в системах с переменными параметрами опроса каналов, что ограничивает область его применения.

Наиболее близким к предлагаемому по технической сущности является устройство для ввода информации, содержащее регистр, группу элементов И,ИЛИ, ЗАПРЕТ, элемент ИЛИ, два элемента И, триггер, генератор импульсов, коммутатор, дешифратор, счетчик, В известном устройстве с помощью счетчика, дешифратора и группы элементов И обеспечивается изменение скорости опроса каналов, однако время onроса каждого канала остается постоянным, Кроме того, в известном устройстве также не обеспечивается циклический опрос данного набора каналов, что ограничивает его функциональные возможности и область использованияя.

Целью изобретения является расширение функциональных воэможностей устройства за счет программирования опрашиваемых информационных каналов, длительности. скорости и числа циклов их опроса.

Поставленная цель достигается тем, что в устройство для ввода информации, содержащее группу триггеров, выходы которых соединены с первыми входами соответствующих первых элементов И группы, выход первого триггера группы соединен с первым входом первого элемента ИЛИ группы и через первый элемент НЕ группы первых элементов НŠ— со вторым входом второго элемента И группы первых элементов И. выходы последующих триггеров группы, начиная со второго триггера, соединены со вторыми входами соответствующих элементов ИЛИ группы, выход каждого предыдущего элемента ИЛИ группы соединен с первым входом последующего элемента

ИЛИ группы соединен с первым входом по5

35 следующе"о элемента ИЛИ группы и через соответствующий элемент НЕ группы первых элементов НŠ— со вторым входом последующего элемента И группы первых элементов И, группу вторых элементов И, первый триггер, инверсный выход которого соединен с первым входом первого элемента И, второй элемент И, счетчик, элемент

ИЛИ, коммутатор, информационные входы и выходы которого являются информационными входами и выходами устройства, введены регистр, делитель частоты, первый и второй мультиплексоры, блок сравнения, первый и второй формирователи импульсов, третий элемент И, первый и второй элементы НЕ, группа вторых элементов НЕ, второй и третий триггеры, причем входы ввода программы устройства соединены с единичными входами регистра, выход признака программы которого соединен с информационным входом второго триггера, выход которого соединен с первым входом второго элемента И, выход которого соединен с тактовыми входами первого и третьего триггеров и через первый элемент НŠ— co вторым входом первого элемента И, выход которого соединен с первыми входами вторых элементов И группы, вторые входы которых соединены с группой выходов выборки каналов регистра, группы выходов длительности и периода опроса каналов которого соединены соответственно с адресными входами первого и второго мультиплексоров, информационные входы которых соединены с выходами делителя частоты, счетный вход которого соединен с тактовым входом устройства, информационным входом первого формирователя импульсов и первым входом третьего элемента И, выход которого соединен с вторым входом второго элемента И и тактовым входом второго триггера, второй вход — через второй элемент НЕ связан с выходом второго мультиплексора и информационным входом второго формирователя импульсов. тактовый вход которого соединен с выходом первого мультиплексора, а выход — с третьими входами первых элементов И группы, четвертые входы которых соединены с прямым выходом третьего триггера, информационный вход которого соединен с выходом последнего элемента

ИЛИ группы, а его инверсный выход — с третьим входом первого элемента И и счетным входом счетчика, выходы которого соединены с группой первых входов блока сравнения, группа вторых входов которого соединена с группой выходов числа циклов регистра. выход блока сравнения соединен с единичным входом первого триггера, информационный вход которого соединен с

1775720

55 шиной логического нуля источника питания, прямой выход первого триггера — с выходом запроса программы устройства и тактовым входом первого формирователя импульсов, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с входом начальной установки устройства, выход — с входами сброса регистра. счетчика и триггеров группы, информационные входы которых соединены с шиной логического нуля источника питания, единичные входы — с выходами соответствующих вторых элементов И группы, тактовые входы — с выходами соответствующих вторых элементов НЕ группы, входы которых соединены с выходами соответствующих первых элементов И группы и управляющими входами коммутатора.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — схема формирователя импульсов; на фиг. 3 — схема коммутатора; на фиг. 4 — временная диаграмма работы устройства.

Устройство содержит регистр 1 хранения программы, счетчик 2, первый формирователь 3 импульсов, элемент ИЛИ 4, второй триггер 5, делитель 6 частоты, второй элемент И7, второй и первый мультиплексоры

8,9, блок 10 сравнения, первый элемент НЕ

11, третий элемент И12, второй элемент НЕ

13, второй формирователь 14 импульсов, первый триггер 15, первый элемент И 16, третий триггер 17, группу вторых элементов

И 18, группу вторых элементов НЕ 19, группу триггеров 20, группу первых элементов

НЕ 21, группу элементов ИЛИ 22, группу первых элементов И 23, коммутатор 24, входы 25 ввода программы, вход 26 начальной установки, вход 27 тактовый, входы 28 информационные каналов, выходы 29 информационные каналов. выход 30 запроса программы.

Формирователи 3. 14 импульсов (фиг.2) содержат триггеры 31.32. элементы НЕ 33, И 34. Коммутатор 24 (фиг.3) содержит для каждого канала группы элементов И 35. На временной диаграмме (фиг.4) показана работа устройства при выполнении одного цикла программы 1 с задействованием каналов 1, II-го и переход к выполнению программы 2 с изменением периода опроса каналов, Входы 25 соединены с единичными входами соответствующих разрядов регистра

1. Выход признака программы регистра 1 соединен с 0-входом триггера 5, выход которого соединен с входом элемента И7. Выход элемента И7 соединен с С-входами триггеров 15,17 и через элемент HE 11 — с элементом И 16. Тактовый вход 27 соединен

50 с делителем 6 частоты, элементом И12 и формирователем 3 импульсов. Выходы делителя 6 частоты соединены с 0-входами мультиплексоров 8,9, адресные входы которого соединены с группами первых и вторых выходов регистра 1. Группа третьих выходов регистра 1 соединена с блоком 10 сравнения, вторые входы которого соединены с выходами счетчика 2. Выход блока 10 сравнения соединен с единичным входом триггера 15, прямой выход которого соединен с выходом 30 устройства и 0-входом формирователя 3. Выход формирователя 3 соединен с элементом ИЛИ 4, второй вход которого соединен с входом 26, выход — с входами сброса в нуль регистра 1, счетчика

2, триггеров 20. Выходы мультиплексора 8 и.

9 соединены с входами формирователя 14, выходом подключенного к входам элементов И 23. Выход мультиплексора 8 через элемент НЕ 13 соединен с элементом И12, выход которого соединен с С-входом триггера 5 и элементом И7. Инверсный выход триггера 17 соединен с С-входом счетчика 2 и вторым входом элемента И 16, третий вход которого соединен с инверсным выходом триггера 15. Прямой выход триггера 17 соединен со вторыми входами элементов И 23.

Группа четвертых выходов регистра 1 соединена с элементами И 18, вторые входы которых подключены к выходам элемента

И16, выходы — с единичными входами триггеров 20. Выходы триггеров 20 соединены с элементами И23, НЕ 21, ИЛИ 22 соответственно. Выходы предыдущих элементов ИЛИ

22 соединены с входами последующих элементов ИЛИ 22, выходы элементов НЕ 21— с соответствующими элементами И 23. Выходы элементов И23 соединены с управляющими входами коммутатора 24 и через элементы НЕ 19 — с С-входами триггера 20.

Выход элемента ИЛИ 22 — (II — 1) соединен с

0-входом триггера 17.

Устройство работает следующим образом. Импульсным сигналом начальной установки по входу 26 через элемент ИЛИ 14 устанавливается в нулевое состояние регистр 1, счетчик 2, триггеры 20 (фиг.4б). При совпадении нулевых кодов на входах блока

10 сравнения на его выходе формируется сигнал совпадения, который устанавливает в единичное состояние триггер 15 (фиг.4 м,И), Триггер 16 подает единичный сигнал на формирователь 3, который по фронту и срезу текущего тактового импульса 27 формирует импульс, дублирующий через элемент ИЛИ 4 сигнал начальной установки.

Кроме того, триггер 15 закрывает элемент

И16 и выставляет по выходу 30 сигнал запроса программы ввода информации. Про1775720 паузы импульсов периода (фиг,4р). Импульсы длительности и периода.с выходов муль- 40

50 грамма ввода информации включает в себя сигнал — признак программы, позиционный код задействованных каналов, информация которых должна быть введена, двоичный код числа циклов опроса этих каналов, двоичный код периода опроса каналов, двоичный код длительности опроса каналов. Это программа по входам 25 устройства записывается в регистр 1. С выходов соответствующих разрядов регистра 1 сигнал — признак программы подается íà D-вход триггера 5, позиционный код каналов, например, 1 — го и й-га, на входы элементов И18, соответственно единичные сигналы подаются на входы элементов И18 — ". 18 — n, код числа циклов — на входы элемента 10 сравнения, кодь. периода и длительности опроса каналов — на адресные входы соответствующих мультиплексоров 8,9, Делитель частоты 6 непрерывно работает в режиме счета тактавых импульсов 27 и формирует на своих выходах множество серий прямоугольных импульсов разных периодов и длительностей, которые поступают на информационные входы мультиплексоров 8,9 (фиг. 4в,г,д), Из этого множества серий выбирается пара серий импульсов, которая адресуется соответствующими кодами регистра 1 и определяет требуемые параметры формируемых сигналов опроса каналов по их длительности и периоду. В соответствии с укаэанным мультиплексоры 8,9 подключаются, например, к первому и третьему выходами делителя 6 (фиг.4в,д), Импульсы периода с выхода мультиплексора 8 (фиг,4о) через элемент НЕ 13 управляют элементом И12 таким образам, что тактовые импульсы 27 проходят через элемент И12 только во времени типлексоров 9,8 поступают íà С,0-входы формирователя 14 импульсов, который формирует импульсы заданной длительности и периода (фиг,4п), опрашивающие элементы

И23, После подачи кода числа циклов, например один цикл, на блок 10 сравнения с выхода последнего и с единичного входа триггера 15 сигнал совпадения снимается.

Триггер 5 синхронизирует работу устройства после записи информации в регистр 1 с тактовыми импульсами 27. По фронту текущего тактового импульса триггер 5 устанавливается в единичное состояние (фиг,4у) и подготавливает к открыванию элемент И7.

Во время паузы импульсов периода мультиплексора 8 тактовые импульсы 27 через элементы И12, И7 поступают на тактовые входы триггеров 15,17 и через элемент НЕ

11 — на вход элемента И16. По фронту текущего тактового импульса элемента И7 триг5

30 гер 15 устанавливается в нулевое состояние, т,к. на его D-вход подан нулевой потенциальный сигнал шины питания. Триггер 15 подготавливает к открыванию элемент И16.

Инверсный тактовый импульс элемента

НЕ11 через элемент И16 и элементы И18 — 1, 18-п, подготовленные к открыванию кодом каналов регистра 1, устанавливает в единичное состояние соответствующие триггеры

20-1, 20-и (фиг. 4Ф, Х). Триггеры 20 через элементы НЕ21, ИЛИ22 управляют элементами И23 таким образом, что каждый предыдущий триггер 20 закрывает все последующие элементы И23. Например, триггер 20 — 1 подготавливает к открыванию элемент И23 — 1, через элемент НЕ21 — 1 закрывает элемент И23 — 2, через элементы

ИЛИ22-1, НЕ21 — (П вЂ” 1) закрывает элемент

И23 — и. Поэтому в рассматриваемом случае из всех элементов И23 к открыванию подготовлен только один элемент И23 — 1, После срабатывания триггеров 20 на выходе элемента ИЛИ22 — (П вЂ” 1) формируется единичный сигнал, поступающий на Д-вход триггера 17. По фронту следующего тактового импульса элемента И 7 тр ггер 17 устанавливается в единичное состояние, закрывает элемент И16 и разрешает открывание элементов И23, Текущий импульс формирователя 14 через элемент И23 — 1 (фиг. 4ц) подается на группу элементов И35 первого канала коммутатора 24 и обеспечивает ввод информации с входов 28-1 на выходы 29-1 устройства, время ввода определяется длительностью импульса формирователя 14. По срезу этого импульса с выхода элемента НЕ19-1 триггер 20-1 устанавливается в нулевое состояние, т,к. на его

Д-вход подан нулевой сигнал шины питания, После сброса триггера 20 — 1 закрывается элемент И23-1 и подготавливается к открыванию элемент И23 — П, на который подан сигнал разрешения с триггера 20-П.

Следующий импульс формирователя 14 через элементы И23 — П, И35 П-го канала (фиг.

4ч) коммутатора 24 подключает входы 28-и к выходам 29 — и на время действия этого импульса и обеспечивает ввод информации

П-го канала, После сброса в нуль последнего в данной программе триггера 20-П импульсов с выхода элемента НЕ19-п, снимается сигнал с выхода элемента ИЛИ22-(П-1}. На этом заканчивается один цикл опроса данных каналов. Текущий импульс элемента И7 устанавливает в нулевое состояние триггер

17, который разрешает открывание элемента И16. Инверсный импульс элемента НЕ11 через элементы И16, И18, аналогично описанному выше, снова считывает данную программу опроса каналов из регистра 1 в

17 75720

10 триггеры 20 и указанный процесс повторяется. Импульсы, формируемые триггером

17, т.е. фактическое число циклов, выполненных устройством, подсчитывается счетчиком 2, состояние которого сравнивается блоком 10 с кодом числа циклов регистра 1, При совпадении этих кодов блок 10 формирует сигнал (фиг, 4м), который устанавливает в единичное состояние триггер 15.

Триггер закрывает элемент И16, выставляет по выходу 30 сигнал запроса следующей программы и через формирователь 3 выдает импульс, который через элемент ИЛ И4 устанавливает в нуль регистр 1, счетчик 2 и триггеры 20, Устройство возвращается в исходное положение и готово к приему и выполнению следующей программы ввода информации каналов.

В предложенном устройстве за счет введения регистра, делителя частоты, двух мультиплексоров, блока сравнения, двух формирователей импульсов, двух элементов НЕ, группы вторых элементов НЕ, двух триггеров, элемента И обеспечивается программное управление выборкой каналов, временем, скоростью и числом циклов их опроса, что расширяет функциональные возможности устройства и область его применения.

Формула изобретения

Устройство для ввода информации, содержащее группу триггеров, первую группу элементов И, первый и второй элементы И, счетчик, элемент ИЛИ, коммутатор, группу элементов ИЛИ, первую группу элементов

НЕ, первый триггер, выходы триггеров группы соединены с первыми входами соответствующих элементов И первой группы, выход первого триггера группы соединен с первым входом первого элемента ИЛИ группы и входом первого элемента КЕ первой группы, выходы которых соединены с вторыми входами соответствующих элементов И первой группы, кроме первого, выходы триггеров группы, начиная с второго, соединены с вторыми входами соответствующих элементов ИЛИ группы, выход каждого предыдущего элемента ИЛИ группы, кроме последнего, соединен с первым входом последующего элемента ИЛИ группы и входом элемента НЕ первой группы, кроме первого, инверсный выход первоготриггера соединен с первым входом первого элемента И, информационные входы и выходы коммутатора являются соответственно информационными входами и выходами устройства, выходы элементов И первой группы соединены с управляющими входами коммутатора, первый вход третьего элемента И является тактовым входом устройства, 5

55 о т л и ч а ю щ е е с я åì что, с целью расширения функциональных возможностей устройства за счет программирования опрашиваемых каналов, времени, скорости и числа циклов их опроса, в него введены регистр, делитель частоты, первый и второй мультиплексоры, блок сравнения, первый и второй формирователи импульсов, третий элемент И, первый и второй элементы НЕ, вторая группа элементов НЕ, второй и третий триггеры, установочные входы регистра являются упрашивающими входами устройства, выход регистра соединен с информационным входом второго триггера, выход которого соединен с первым входом второго элемента И, синхровход второго триггера и второй вход второго элемента И соединены с выходом третьего элемента И, выход второго элемента И соединен с синхровходами первого и третьего триггеров и входом первого элемента Н Е, выход которого соединен с вторым входом первого элемента И, выход которого соединен с первыми входами элементов И второй группы, выходы которых соединены с установочными входами соответствующих триггеров группы, выходы элементов И первой группы соединены с входами соответствующих элементов НЕ второй группы, выходы которых соединены с синхровходами соответствующих триггеров группы, вход делителя частоты " синхровход первого формирователя импульсов объединены с первым входом третьего элемента И, выходы делителя частоты соединены с информационными входами первого и второго мультиплексоров, адресные входы которых соединены с выходами первой и второй группы регистра соответственно, выходы третьей группы регистра соединены с входами первой группы блока сравнения, выходы четвертой группы регистра соединены с вторыми входами элементов И второй группы, прямой выход первого триггера соединен с информационным входом первого формирователя импульсов и является выходом запроса устройства, выходы первого и второго мультиплексоров соединены соответственно с информационным входом и синхровходом второго формирователя импульсов, выход первого мультиплексора соединен с входом второго элемента НЕ, выход которого соединен с вторым входом третьего элемента И, выход формирователя импульсов соединен с третьими входами элементов И первой группы, последний элемент ИЛИ группы соединен с информационным входом третьего триггера, прямой выход которого соединен с четвертыми входами элементов И первой группы, инверсный выход третьего триггера соединен с

1775720

12 третьим входом первого элемента И и счетным входом счетчика, выходы которого соединены с входами второй группы блока сравнения, выход которого соединен с установочным входом первого триггера, инфор- 5 мационные входы первого триггера и триггеров группы подключены к шине нулевого потенциала, выход первого формирователя импульсов соединен с первым входом элемечта ИЛИ, второй вход которого является входом начальной установки устройства, выход элемента ИЛИ соединен с входами сброса счетчика, регистра и триггеров группы.

1775720 о л

Составитель Л.Друзь

Техред M.Mîðãåíòàë Корректор А.Козориз

Редактор

Производственно-издательский комбинат "Патент". г, Ужгород, ул.Гагарина, 101

Заказ 4034 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб,, 4/5