Устройство программного управления

 

Изобретение относится к цифровым вычислительным машинам для программного управления и может быть использовано при построении специализированных вычислительных устройств для осуществления формирования последовательности применительно к приводам станков с программным управлением. Устройство программного управления позволяет решать задачи формирования последовательности команд, которые представляют сетевую структуру, для управления приводами станка с программным управлением, для осуществления контроля за величиной управляющего сигнала исполнительного механизма. Кроме того, устройство позволяет моделировать структуру сети типа мультигрэф 1 ил. ел с

союз советских

СОЦИАЛИСТИЧЕСКИХ

РеспуБлик

ГОСУДАРСТВЕННОЕ ПАТЕНТНО(ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4898697/24 (22) 02.01,91 (46) 15.12,92. Бюл, N 46 (71) Институт проблем моделирования в энергетике АН УССР (72) А.А.Мирошниченко. И.А,Табунщик, E.Â;Òîíêàëü и Н.В.Федота (56) Авторское свидетельство CCP N 1206791, кл. G 06 F 9/26, 1985т

Авторское свидетельство СССР

N 1418710, кл. 6 06 F 9/00, 1987. . Кофман А, Введение в прикладнуюд комбинаторику, -M. Наука, 1975. (54) УСТРОЙСТВО ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к цифровым вычислительным машинам для программного управления и может быть ис 1ользовано при построении специализированных вычислительных устройств для формирования последовательно."ти команд применительно к приводам станков с программным управление.м.

Известно устройство для моделирования топологии сетей, которое содержит четыре блока памяти, каждый из которых предназначен для хранения адресов начальных и конечных узлов ветвей сети, адресов, входящи< и выходящих ветвей сети, четырех регvGTpoB. каждь и из которых предназначен для хранения адресов входящей и выходящей ветви сети, адресов конечного узла ветв и конечного узла сети, два триггера, дешифратор, две линии задержки,, сеть элементо : ИЛИ, шесть элементов И и элемент НЕ. Э ги элементы совместно с де„„5U„„1781671 А1 (я)5 6 05 В 19/18, G 06 F 9/00

2 (57) Изобретение относйтся к цифровыми вы- числительным машинам для программного управления и может быть использовано при . пострбении специализированных вычисли-тельных устройств для осуществления формирования последовательности комай»д

: прйменительно к приводам станков с про-. граммнь1м управлением; Устройство программного управления позвотляет решать задачи формирования йоследовательности команд, которь|е и редставля ют сетевую структуру, для управления йрйводами станка с программным управлением, для осуществления контроля за величиной управляющего сигнала исполнительного механизма. Кроме того, устройство позвсоляестт ммлодледлйрбвать ) я " структуру сети типа мультигрвф. 1 ил.

»л ; » шифратором сравнения кодов, который выполнен на элементах И и ИЛИ, соединены в,: соответствующую схему ; что позволяет мо -. делировать только конфигурацию сети иМи графа, K недостаткам этих устройств отнот- (ф сится то, что для решения задач на сетях и ь графах они требуют привлечения моделей О ветвей с определенным техническим выполнением для каждой конкретной задачи.

Наиболее близким по назначению и; конструктивному выполнению к заявляемому является устройство, которое содержит.,тк » первый, второй блоки памяти последовательности техпроцесса, третий, четвертый и пятый блоки памяти параметров техпроцесса, с nepaoro no четвертый регистры, пер-:., вый и второй счетчики импульсов, первую, . вторую, третью, че-,вертую, пятую. шестую, седьмую, восьмую и девятую группы эле-. ментов И, первую, вторую и третью группы элементов ИЛИ, nepeyfo и вторую схемы

1781671 сравнения, с первого по девятый элементы

И, первый и второй элементы ИЛИ, первый и второй элементы НЕ, дешифратор кода, кольцевой реглстр, с первого по пятый триггеры, первую и вторую группы триггеров и блок синхронизации, причем информационные входы первого и второго регистров соответственно являются первым и вторым входами условий устройства, выходы второго регистра соединены с первой группой входов первой схемы сравнения, с первого

no (n-1)-й (где n — число элементов в перечисленных группах устройства), выходы третьего регистра соединены с первыми входами элементов И первой группы, информационный вход третьего регистра соединен с выходом второго блока памяти посл еда вател ь ности тех п роцесса, адресный вход которого соединен с выходом четвертого регистра и с адресными входами третьего и четвертого блоков памяти, параметров техпроцесса, (n-1) информационных входов четвертого регистра соединены с выходами элементов ИЛИ первой группы, а адресные входы пятого блока параметров техпроцесса соединены с выходами элементов ИЛИ второй группы, причем информа циойные выходы первого регистра соединены с первыми входами элементов И второй группы, вторые входы которых соединены с прямым выходом второго триггера, а выходы элементов И второй группы соединены с первыми входами элементов

ИЛИ третьей группы, вторые входы соединены с вйходами элементов И первой группы, вторые входы которых соединены с первым входом шестого элемента И, с прямым выходом третьего триггера, с первым входом четвертого элемента И и с первыми входами элементов И четвертой группы, вторые входы которых соединены с выходом первого блока памяти последовательности техпроцесса. а выходы элементов И четвертой группы соединен ы с первыми входами элементов ИЛИ первой группы, . вторые входы которых соединены с выходами элементов И третьей группы, первые входы которых соединены с первыми входами элементов И первой группы, а вторые входы элементов И третьей группы соединены с выходом первого элемента НЕ, вход, которого соединен с (n-1)-м выходом третьего регистра, с первым входом первого элемента И, с входом установки в "0" четвертого триггера и с входом установки в

"1" пятого триггера, а второй вход первого элемента И соединен с выходом первой схемы сравнения, вторая группа входов которой соединена с выходами элементов ИЛИ третьей группы и с адресными входами пер20

55 метров техпроцесса, с первыми входами элементов И пятой группы и с первым выходом кольцевого регистра, а вторые входы элементов И пятой группы соединены с первыми входами элементов И шестой и седьмой групп и с выходом дешифратора кода, информационные входы которого соединены с выходами элементов ИЛИ второй группы, первые входы которых соединены с выходами второго счетчика импульсов, счетный вход которого соединей с выходом седьмого элемента И, а вторые входы элементов ИЛИ второй группы соединены с (n-1) выходами четвертого блока памяти параметров техпроцесса, а выходы элементов

И шестой группы соединены с входами установки в "1" триггеров второй группы, прямые выходы которых соединены с первыми входами элементов И восьмой группы, вторые входы которых. соединены с первыми входами элементов И девятой. группы и с прямыми выходами триггеров первой груп-. пы, с входами второго элемента ИЛИ, выход которого соединен с входом второго элемента НЕ, выход которого соединен с входом установки в "0" пятого триггера, а входы установки в "1" триггеров первой группы соединены с выходами элементов И пятой группы, входы установки в "0" триггеров первой группы соединены с выходами элементов И седьмой группы, а инверсные выходы триггеров второй группы соединены с вторыми входами элементов И девятой группы, третьи входы которых соединены с третьими входами элементов И восьмой группы, с первыми входами седьмого, восьмого и девятого элементов И и прямым выходом пятого триггера, прямой выход первого триггера соединен с первым входом второго элемента И, выход которого соединен с прямым входом третьего триггера. входы установки в "0" второго и третьего триггеров соединены с выходом третьего вого блока памяти последовательности техпроцесса, вход разрешения считывания которого соединен с выходом шестого элемента И и с первым входом первого элемента ИЛИ, причем счетный вход первого счетчика импульсов соединен с выходом . восьмого элемента И, а выходы первого счетчика импульсов соединены с первой группой входов второй схемы сравнения, 10 вторая группа входов которой соединена с первой группой выходов пятого блока памяти параметров техпроцесса, информационный вход которого соединен с выходом третьего блока памяти, вход разрешения

15 считывания которого соединен с входами разрешения считывания четвертого и входом разрешения записи пятого блоков пара1781671

20 которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен 25 с входом разрешения записи четвертого регистра, второй выход кольцевого регистра соединен с входом разрешения записи четвертого регистра, второй выход кольцевого регистра соединен с входом разрешения за- 30 писи третьего регистра и входом разрешения .считывания второго блока памяти

43 ются, соответственно. выходы элементов И 40

50 не осуществляет контроль за величиной управляющего сигнала исполнительного ме- 55 элемента И, первый вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с первым входом пятого и вторыми входами седьмого и второго элементов И, третий выход блока синхронизации соединен с вторыми входами четвертого и девятого элементов И, выход последнего из которых соединен с входом разрешения считывания пятого блока памяти, а четвертый и пятый выходы блока синхронизации соединены соответственно с вторым входом восьмого и шестого элементов И, вторые входы третьего и пятого элементов И соединены с прямым выходом четвертого триггера, вход установки в "1" которого соединен с выхо дом четвертого элемента И, а инверсный выход четвертого триггера соединен с третьим"входом второго элемента И, четвертый вход которого соединен с инверсным выходом пятого триггера, выход пятого элемента И соединен с информационным входом кольцевого регистра, третий выход последовательности техпроцесса, выход первого элемента И соединен с входом установки в "0" первого триггера, вход установки в "1" которого соединен с входом установки в "1" второго триггера и является входом, пуска устройства. первыми и вторы ми выходами кода операций которого являвосьмой и девятой групп, причем первый и второй выходы синхронизации соответственно соединены с вторым входом элемента И и с вторыми входами пятого, седьмого и второго элементов И.

Недостатком известного устройства является то, что оно в процессе формирования последовательности команд, которые йредставляют сетевую структуру (например. команд управления приводами станка с программным управлением), контролирует только время воздействия каждой кбманды на исполнительный орган (механизм) и ханизма.

Целью изобретения является повышение надежности за счет полноты контроля выполнения последовательности команд, которые представляют сетевую структуру управления исполнительными к еханизмвми и повышения точности выполняемого техйологического процесса, Поставленная цель достигается тем, что в устройство программного управления вве- дены коммутатор, десятая группа элементов

И, третий и четвертый элементы ИЛИ, десятый, одинадцатый, и двенадцатый элементы И и третья схема сравнения, первый

0 выход которой соединен с первым входом двенадцатого элемента И, -выход. которого соединен с четвертым элементом ИЛИ; второй вход и выход которого соединен соответственно .с (n-.1)-м информационным выходом четвертого блока памяти и с вторыми входами элементов И шестой группы, а второй выход третьей схемы сравнения со.- единен с первым входом десятого элемента

И, второй вход и выход которого соединен соответственно с выхОДом третьего элемента ИЛИ, первый и второй вход которого соединены соответственно"c первым йвторым выходом второй схемы сравнения, и с вторыми входами элементов И седьмой группы, а третий вход десятого элемента И соединен с первым входом одиннадцатого элемента

И, вторым входом двенадцатбго элемента И и прямым выходом пятого триггера. а выход. одиннадцатого элемента И соединен с пер-

Ъ выми входами элементов И десятой группы, выходы которых соединены с вхбдами установки в "0" триггеров второй группы, а вторые входы элементов И десятой группы . соединены соответственно с выходами дешифратора кода, причем первая группа входов третьей схемы сравнения соедйнена с второй группой информационных выходов йятого блока памяти параметров-техпроцесса, а вторая группа входов третьей схемы сравнения соединена с выходом коммутато. ра, входы которого являются входом изменяющихся условий управляющего сигнала устройства.

На чертеже приведена блок-схема уст5 ройства прбграммного управления, Устройство содержит первый, второй блоки памяти 1, 2 последовательности техпроцесса, третий, четвертый и пятый блоки 3, 4, 5 памяти параметров техпроцесса, первый, второй, третий и четвертый регистры

6 — 9, первый и- второй счетчики импульсов

10, 11, первую, вторую, третью, четвертую, пятую, шестую, седьмую, восьмую, девятую и десятую группы элементов И 12-21, первую, вторую и третью группы элементов

ИЛИ 22-24, первую, вторую и третью схемы . сравнения 25-27, с первого по двенадцатый элементы И 28-39. с первого по четвертый элементь, ИЛИ 40-43, первый и второй элементы HE 44, 45, дешифратор кода 46, коль1781671

15

20 зом

55 цевой регистр 47, с первого по пятый триггеры 48-52, первую и вторую группу триггеров 53, 54, блок синхронизации 55, коммутатор 56, первый и второй входы условий 57, 58, первый и второй выходы кода операций 59<-59>. 60>-60>, вход иэменяющихся условий управляющего сигнала 611.61>, вход пуска устройства 62.

Число триггеров в первой и второй группах — 531-53п, 54>-54 число элементов И в.пятой, шестой, седьмой, восьмой, девятой и десятой группах — 161-16п, 171-17п, 181-18п, 191-19п, 201-20п, 211-21п равно числу приводов (исполнительных органов) станка.

Схемы сравнения 25, 26, 27 предназначены для поразрядного сравнения двух кодов и выдачи сигналов на одном из своих

- выходов в зависимости от знака >, < или =, Устройство работает следующим обраВ исходном состоянии перед решением задачи регистры 6, 7, 8,9, кольцевой регистр

47; счетчики 11, 10, триггеры 48, 49, 50, 51, 52 и 541 54п устанавливаются в исходное нулевое состояние.

Исходными данными задачи формирования последовательности команд, представляющих сетевую структуру для управления системой исполнительных механизмов, является мультиграф, определяющий последовательность работы приводов.

Под мультиграфом понимают такой граф, у которого любая пара вершин может быть соединена между собой более чем одной ветвью;

Конфигурация мультиграфа отображает последовательность выполнения технологического процесса, а его ветви отображают отдельные операции указанного процесса.

При этом между двумя смежными вершинами мультиграфа отображают операции, которые должны выполняться одновременно.

Их число соответствует числу исполнительных механизмов, которые участвуют в технологическом процессе одновременно.

Вершины и ветви мультиграфа нумеруются.

На основании условий выполнения технологического процесса каждой ветви мультиграфа, кроме номера, присваивают следующие параметры: вес — характеризует продолжительность работы исполнительного механизма, уставка — оптимальная величина, по которой осуществляется управление отдельной операции технологического процесса, знак — начальное направление работы исполнительного механизма до достижения управляемым параметром заданного значения и номер привода.

Информация о конфигурации мультиграфа заносится в блоки памяти 1, 2, В блоке памяти 1 адресом ка>кдой ячейки служит номер вершины мультиграфа, а информацией, хранимой в этой ячейке, является номер одной из ветвей, выходящей из данной вершины. В блоке памяти 2 адресом первой ее ячейки служит номер ветви, выходящей иэ вершины и хранимый по адресу-номеру этой вершины в блоке памяти 1. Информацией, хранимой в этой ячейке блока памяти

2, является номер одной из смежных ветвей, который в дальнейшем служит адресом од- . ной иэ следующих ячеек этого блока памяти

2, В ячейке блока памяти 2 по адресу-номеру последней смежной ветви информационной частью является номер вершины, в которую эти смежные ветви входят. Для отличия информации о номере ветви от номера вершины в блок памяти 2 введена метка— значащая единица. Эта метка заносится в последний разряд, специально выделенный для тех ячеек памяти, информационная часть которых составляет номер вершины мультиграфа. Остальные параметры ветвей мультиграфа заносятся в блоки памяти 4, 3, В блоке памяти 4 адресом каждой ячейки служит номер ветви мультиграфа, а информацией — номер привода и знак, определяющий начальное направление работы исполнительного механизма. В блоке памяти 3 адресом каждой ячейки также служит номер ветви мультиграфа, а информационная часть содержит данные как о продолжительности работы исполнительного механизма, номер которого приписан данной ветви, так и оптимальное значение параметра, по которому осуществляется управление направлением работы исполнительного механизма, Шины установки всех триггеров регистров и счетчиков устройства в исходное состояние, а также шины занесения исходных данных на чертеже не показаны.

На чертеже также условно показаны информационные шины, подключенные к по- . люсам 58, 57, 611-61п, Разрядность первых двух шин определяется величиной максимально возможного номера начального и конечного узлов. Например, если при решении конкретной задачи управления технологическим процессом количество узлов не превышает 255, то разрядность этих шин не превышает 8 при представлении информации в двоичном коде, Разрядность информационных шин, .подключенных к полюсам

611-61я, определяется исходя из максимальных величин регулируемых параметров, значения которых в двоичном коде снимаются с выходов аналого-цифровых преобра завателей

1781671

Разрядность блоков памяти 3 и 5 определяется величиной продолжительности работы исполнительйого механизма и величиной уставок.

Перед началом решения задачи в регистры 6 и 7 через входные полюса 57, 58 заносятся соответственно номера конечной и начальной вершин мультиграфа.

Работа устройства начинается с момента подачи сигнала на вход 62. Вся работа устройства представляет циклически повторяющиеся и следующие друг за другом два этапа. Первый этап включает в себя загрузку блока памяти 5 информацией о продолжительности работы того или иного исполнительного механизма и величине соответствующего оптимальному значению регулируемого параметра, Начальное направлейие работы исполнительных механизмов загружается в группу триггеров

54f-54, а продолжительность работы — в группу триггеров 531-53,. Второй этап включает слежение за текущими значениями регулируемых параметров с соответствующим переключением направления работы. При этом слежение за продолжительностью работы каждого исполнительного механизма и отключение em в требуемый момент времени происходит при условии bi = Рь где b(— текущее значение регулируемого параметра, Pi — значение уставки (величина оптимального значения управляемого параметра). Если при работе устройства возникает условие bj > Pi, то устройство сменит направление работы соответствующего исполнительного механизма. В случае, если

bi< P, то время работы исполнительного механизма будет увеличено. Это будет происходить до тех пор, пока не выполняется условие Ь! = Рь

Выполнение первого этапа заключается в следующем. Сигнал с полюса 62 устанавливает триггеры 48 и 49 в единичное состояние. Единичное состояние триггера 49 выдает разрешение, которое поступает на вход группы элементов И 13, Это обеспечивает прохождение кода — номера начальной вершины мультиграфа через группы элементов И 13 и ИЛИ 24 на адресный вход блока памяти 1. Единичное состояние триггера 48 выдает разрешение на элемент И 29, что позволяет импульсу ГИ 1 блока синхронизации 55 пройти через этот элемент и установить триггер 50 в единичное состояние. Причем блок 55 выдает на первых четырех своих выходах импульсы, сдвинутые относительно друг друга, частота следования каждого из которых выше частоты им пульсов, выдаваемых на пятом выходе. во столько раз, сколько исполнительных меха15

25

35 сигнал, который поступает на вход считыва40 ния блоков памяти 4, 3, на вход записи блока

50

f0 низмов обслуживает устройство программного управления.

Единичное состояние триггера 50 выдает разрешение на входы элементов И 31, 33 и группы элементов И 12. S результате импульс ГИ 2 генератора импульсов 55 поступит на единичный вход триггера 51 и установит его в единичное состояние, а импульс ГИ 3 пройдет через элемент И 33 и поступит на вход считывания блока памяти

1. Кроме того, импульс ГИ 3 с выхода элемента И 33 поступит через элемент ИЛИ 40 на вход значения информации в регистр 9.

B результате информация, считываемая из ячейки по адресу-номеру начальной вершины, с выхода блока памяти 1 поступит через группу элементов И 15 и ИЛИ 22 на вход регистра 9 и запишется в него, Этой информацией будет номер первой ветви, исходящей из начальной вершины мультиграфа

Единичное состояние триггера 51 выдает разрешение на входы элементов И 32, 30..

Разрешение на входе элемента И 30 дает возможность импульсу ГИ 4 пройти через этот элемент и установить триггеры 49 и 50 в нулевое состояние. Нулевое состояние триггера 50 снимает разрешение с входа группы элементов И 13 и с входов элементов.

И 31 и 33, что не позволяет проходить очередным импульсам ГИ 2 и ГИ 3 соответственно через эти элементы, 1

Разрешение, поступившее на вход элемента И 32 с единичного выхода триггера 51, дает возможность импульсу ГИ 1 пройти через элемент и 32 на вход кольцевого регистра 47, При этом на первом разрядном выходе кольцевого регистра 47 появится памяти 5 и на один из входов каждого элемента И 161-16л. В результате с информационного выхода блока памяти 4 через группу элементов ИЛИ 23 на адресный вход блока памяти 5 и на вход дешифратора кода 46 поступит номер исполнительного механизма. Одновременно на один из входов всех элементов И 171-17п через элемент ИЛИ 43 поступит информация о направлении рабо- ты указанного исполнительного механизма

Причем условно принято прямое направление работы исполнительного механизма . кодировать нулем, а обратное — единицей, Одновременно с этим с информационного выхода блока памяти 3 на информационный вход блока памяти 5 поступают данные об оптимальной величине регулируемого параметра и продолжительности работы исполнительного механизма. Следует отметить, что информация, считанная из блоков памя1781671

НЕ 44, которое присутствует до тех пор, пока на вход элемента НЕ 44 не поступит метка, которая представляет значащую единицу в последнем разряде регистра 8, как было описано раньше.

Очередной импульс ГИ1, поступивший через элемент И 32 на вход кольцевого регистра 47, снимет сигнал с его третьего разрядного выхода и выдаст сигнал на пер20

Таким образом; в результате действия

40 соответствующее состояние.

Поступление очередного импульса IN 1 через элемент И 32 на вход кольцевого регистра 47 снимает сигнал с его первого и выдает сигнал на его втором разрядном вхо45 де. Сигнал со второго разрядного входа кольцевого регистра 47 поступает на вход считывания блока памяти 2 и вход занесения информации в регистр 8, При этом на люсов 591-59 и 601-60 . Причем k-й исполнительный механизм подсоединен к полюсам 59к-60 . Если сигнал присутствует только на полюсе 59к,, то исполнительный механизм работает в прямом направлении, адресный вход блока памяти 2 поступает

50 номер ветви с выхода регистра 9. Из ячейки блока памяти 2 по этому адресу считывается информация, которой является номер смежной ветви и которая поступит на вход региесли же сигнал присутствует и на полюсе

60к — то в обратном направлении. Отсутствие сигнала на полюсе 59к говорит о том, что

k-й привод выключен.

Разрешение с единичного выхода триггера 52 дает возможность импульсам ГИ 1 стра 8, и записывается в этот регистр

Поступление очередного импульса ГИ 1 через элемент И,32 на вход кольцевого регистра 47 снимет сигнал с его второго разрядного выхода и выдаст сигнал на третьем от генератора импульсов 55 поступать через его разрядном выходе. С третьего разрядно- элемент 34 на вход счетчика 11. В результа. ти 4, 3 находилась в ячейке, адрес которой определяет номер ветви мультиграфа, поступающий из регистра 9.

Дешифрация номера исполнительного механизма дешифратором кода 46 позволяет выбрать соответствующие этому исполнительному механизму элементы И и из каждой группы элементов И 16 и 17. При этом триггер из группы триггеров разрешения работы исполнительных механизмов

531-53л и трипер из группы направления работы приводов 541-54п устанавливаются в соответствующее состояние, т.к, сигнал с выхода выбранного дешифратором кода 46 элемента И 16 поступает на единичный вход соответствующего этому элементу триггера.

Триггер из группы триггеров 541-54, устанавливается в единичное состояние, если соответствующий ему привод имеет обра.гное начальное направление работы. что обеспечивает прохождение разрешения из блока памяти 4 через элементы ИЛИ 43 и выбранный дешифратором кода 46 элемент

И 17 на единичный вход триггера 54ь В противном случае (прямое направление работы привода) триггер 54 остается в нулевом состоянии, т.к. из блока памяти 4 на вход элемента ИЛИ 43 разрешение не поступит, сигнала, поступившего с первого разрядного выхода кольцевого регистра 47 в блок памяти 5 в ячейку по адресу-номеру исполнительного механизма будет записана информация об оптимальном значении регулируемого параметра и продолжительности работы исполнительного механизма, а триггеры, соответствующие данному исполнительному механизму из группы триггерое 531-53> и 54 -54п будут установлены в

ro выхода регистра 47 сигнал через элемент

ИЛИ 40 поступит на вход занесения информации регистра 9. По сигналу, пришедшему с выхода элемента ИЛИ 40, информация, поступившая с выхода регистра 8 через группу элементов И 14 и ИЛИ 22 на вход регистра 9,запишется в нем, Это происходит потому, что на втором входе группы элементов И 14 есть разрешение с выхода элемента вом разрядном выходе.

В дальнейшем описанные выше операции первого этапа повторяются. При этом в регистр 9 будет записываться информация — номера следующих смежных ветвей, Окончание первого этапа (загрузки) определяется моментом проявления метки на выходе регистра 8. Метка свидетельствует о том, что в регистре 8 находится информация о номере вершины мультиграфа, в которую входят смежные ветви. Эта метка снимет разрешение с выхода группы элементов И

14 и поступит на нулевой и единичный входы триггеров 51 и 52 соответственно. В результате триггер 51 установится в нулевое, а триггер 52- в единичное состояние. Нулевое состояние триггера 51 прекратит поступление импульсов ГИ 1 на вход кольцевого регистра 47 через элемент И 32.

Единичное состояние триггера 52 свидетельствует о том, что устройство перешло к выполнению второго этапа работы. Единичное состояние триггера 52 выдает разрешение на элементы И 34, 35, 36, 37, 38, 39 и на входы всех элементов И 191-19п и 201-20п.

Это разрешение подключает триггеры 53153 и 541-54 к исполнительным механизмам, Каждый исполнительный механизм соединяется с устройством посредством по1781671 те этого на выходе счетчика 11 будет меняться код, который поступает на адресный вход коммутатора 56 и через группу элементов

ИЛИ 23 на адресный вход блока памяти 5 и вход дешифратора када 44, Этим обеспечи- 5 вается смена адреса ячеек блока памяти 5.

Одновременно на вход считывания блока. памяти 5 поступают с выхода элемента 36 импульсы ГИ 2, что обеспечивает считывание информации из ячеек блока памяти 5, 10 информация об оптимальном значении регулируемого параметра Рь снимаемая с вторых и информационных выходов блока памяти 5, поступает на первый вход схемы сравнения 27, Текущее значение регулируе- 15 мого параметра bi через полюс 61, коммутатор 5 поступает на второй вход схемы сравнения 27. Если выполняется условие:

bi < Рь то сигнал с первого выхода схемы сравне- 20 ния через И 38 и один из группы элементов

И 21, на втором входе которого присутствует разрешение с 1-ro дешифратора кода 46, поступит на нулевой вход триггера 54 и установит его в нулевое состояние (либо под- 25 твердит это состояние). Если же выполняется условие:

bt>P(, то сигнал со второго выхода схемы сравнения через элемент И 39, ИЛИ 43 и один из 30 группы элементов И 17 поступит на единичный вход триггера 54 и установит его в единичное состояние (либо подтвердит это состояние). Таким образом, осуществляется управление направлением работы I-ro ис- 35 полнительного механизма в соответствии с текущим значением параметра.

С первых и информационных выходов блока памяти 5 снимается информация о продолжительности работы привода, кото- 40 рая поступает на вход схемы сравнения 26, На другой вход схемы сравнения 26 поступает код с выхода счетчика импульсов 10.

Код, поступающий из счетчика импульсов

10, является кодом текущего времени. Он 45 формируется счетчиком импульсов 10 в результате накопления 35 импульсов, которые поступают через элемент И 35 от генератора импульсов 55. Эти импульсы имеют частоту следования, пропорциональную единице 50 времени (например, с, мин ч и т.д.). В случае, когда реальное время работы исполнительного механизм больше или равно заданному ему времени, то схема сравнения 26 выдаст на своих выходах сигналы, 55

Эти сигналы через элементы ИЛИ будут поступать на вход элемента И 37. При этом совпадение значений bi u Pi разрешает про хождение этих сигналов через элемент И 37 на входы элементов И 18. Этот сигнал пройдет только через этот элемент И 18, который выберет дешифратор кода 46, Такой элемейт И t8 соответствует исполнительному механизму, номер которого в данный момент присутствует на адресном входе блока памяти 5 и входе дешифратора кода 46.

Сигнал с выхода элемента И 18 поступает на соответствующий триггер 53 и устанавливает его в нулевое состояние, что в свою очередь снимет сигнал с соответствующего полюса 591 и I-й исполнительный механизм, соединенный с этим полюсом, прекратит работу.

Второй этап завершится s тот момент, когда на выходе многовходового элемента

ИЛИ 41 исчезнет сигнал. Это случится тогда, когда все триггеры 531-53п установятся в нулевое состояние, что свидетельствует о завершении работы всеми исполнительными механизмами rio заданной программе. В результате на выходе элемента НЕ 45 появится сигнал, который поступит на нулевой вход триггера 52 и установит его в нулевое состоя н ие.

Нулевое состояние триггера 53 снимет разрешение с элементов И 34, 35,36 и выдаст разрешение на элемент И 29, после чего устройство опять перейдет к выполнению первого этапа так, как было описано рэнее. Отличие будет только в том; что на адресный вход блока памяти 1 через группу элементов И 12 и ИЛИ 24 с выхода регистра

8 поступит номер вершины, в которую входят смежные ветви, Это обеспечивается тем, что триггер 49 находится в нулевом состоянии и нет разрешения на вход группы элементов И 13. Разрешение на вход группы элементов И 12 поступает с единичного выхода триггера 50.

Описанные выше этапы будут циклически повторяться до тех пор, пока номер вершины, записанной в регистре 7 не совпадет с номером вершины, в которую входят смежные ветви,и который поступает с выхода регистра 8. Сравнение производится следующим образом. Номер конечной вершины мультиграфа с выхода регистра 7 поступает на схему сравнения 25, куда с выхода регистра 8 через группу элементов

И 12 и ИЛИ 24 поступает номер вершины, в которую входят смежные ветви. В случае совпадения номеров, схема сравнения кодов 25 выдает сигнал на входе элемента И

28. На второй вход элемента И 28 в этот момент поступает метка с выхода регистра

8. В результате, на выходе элемента И 28 появится сигнал, который поступит на нулевой вход триггера 48 и установит его в нулевое состояние, Это свидетельствует об окончании решения задачи формирования

1781671

16 последовательности. команд, которые пред- группы, вторые входы которых соединены с ставляют сетевую структуру для управления выходами элементов И первой группы; втоисполнительными механизмами, рые входы которых соединены с первым

Введение в устройство новой группы входом шестого элемента И, с прямым вхоэлементов И, коммутатора, двух элементов 5 дом третьего триггера, с йервым входом четИЛИ, трех элементов И и схемы сравнения, вертого элемента И и с первыми входами включенных по соответствующей схеме, вы- элементов И четвертой группы, вторые вхогодно отличает его от ранее йзвестйых уст- ды которых соединены с выходами первого ройств тем, что позволяет по заданной блока памяти последовательности техпротехнологической программе нетольковыби-. 10 цесса, а выходы элементов И четвертой рать приводы, которые работают в каждый группы — с первыми входами элементов моментодновременно, формировать. коман- ИЛИ первой группы, вторые входы которых ды для их запуска, следйть за продолжй- соединенысвыходамиэлементов Итретьей тельностью работы приводов, но и группы, первые входы которых соединены с осуществлять контроль за величиной управ- 15 первыми входами элементов И первой групляющего сигнала исполнительного меха- " пы, а вторые входы — с выходом первого

„изма . элемента НЕ, вход которого соединен с и-м

Ф о р м у л а и з о б р е т е н и я выходом"третьего регистра, с первым вхоУстройство программного управления, дом первого элемента И, с входом установки содержащее первый и второй блоки памяти 20 в "0" четвертого триггера и с входом устапоследовательности техпроцесса, третий, новки в "1" пятого триггера, второй вход четвеотый и пятый блоки памяти парамет- первого элемента И соединен с выходом ров техпроцесса,"с первого по четвертый первой схемы сравнения, вторая группа регистры, первый и второй счетчики импуль- входов которой соединена с выходами эле. сое, c первой по девятую группы элементов 25 ментов ЙЛИ третьей группы и с адресными

И, riepaye,- âòîðóþ итретью группы элемен- входами первого блока памяти последоватов ИЛИ, первую и вторую схемbi наравне- тельности техпроцесса, вход разрешения ния, с первого по девятый элементы И, считывания которого соединен с выходом первый и второй элементы ИЛИ, первый и шестого элемента И и с первым входом первторой элементы ЙЕ, дешифратор кода, 30 вого элемента ИЛИ, причем счетный вход кольцевой регистр —. с первого по пятый первого счетчика импульсов соединен с вы:триггеры, первую и вторую группы тригге- ходом восьмого элемента И, а выходы — с ров и блок синхронизации, причем инфор- первой группой выходов второйсхемысравмационные входй первого" и второго нения, вторая группа входов которой соеди.регистровсоответственноявляются первым 35 нена с первой группой выходов .пятого и вторым входами условий устройства, вы- блока памяти параметров техпроцесса, инходы второго регистра соединены с первой - формационный вход которого соединен с групйой входов первой схемы сравнения, с выходом третьего блока памяти, вход разрепервого по(п-1)-й(где и — число элементов в шения считывания которого соединен с вхоперечисленных группах устройства) выходы 40 дами разрешения считывания четвертого и третьего "регистра соединены c первыми входом разрешения записи пятого блоков вхбдами элементов И первой rpynriei, ин- памяти параметров техпроцесса, с первыми формационный вход третьего регистра сое- входами элементов И пятой группы и с пердинен с выходом второго блока памяти вым выходом кольцевого регистра, а вторые последовательности техпроцесса, адрес- 45 входы элементов Й пятой группы соединены ,ный вход которого соединен с выходом чет- с первыми входами элементов И шестой и вертого регистра и с адресными входами седьмой груйп и с выходом дещифратора третьего и четвертого блоков памяти пара- кода, информационные входы которого соеметров техпроцесса, и-1 информационных динены с выходами элементов ИЛИ второй

:входов четвертого регистра соединены с вы- 50 группы, первые входы которых соединены c ходами элементов ИЛИ йервой группы, а выходами второго счетчика импульсов, счетадресные входы пятого блока памяти пара- ный вход которого соединен с выходом метров техпроцесса соединены с выходами седьмого элемента,И, входы элементов ИЛИ элементов ИЛИ второй группы; причем ин- второй группы соединены c n-1 выходами формационные выходы первого регистра 55 третьего блока памяти параметров техпросоединены с первыми входами элементов И цесса выходы элементов И шестой группы второй группы, вторые входы которых сое- соединены с входами установки в "1" тригдинены с прямым выходом второго тригге- геров второй группы, прямые выходы котора, а выходы элементов И второй группы — с рых соединены с первыми входами первыми входами элементов ИЛИ третьей элементов И восьмой группы, вторые входы

1781671.которых соединены с первыми входами эле- триггера, вход установки в "1" которого соментов И девятой группы и.с прямыми вы- единен с входом установки в "1" второго ходами триггеров первой групйы, с входами триггера и является входом пуска устройствторого элемента ИЛИ, выход которого сое- ва, первыми и вторыми выходами кода опединен с входом второго злемейта НЕ, выход 5 раций которого являются соответственно которогосоединенс входбмустановки в "0 выходы элементов И восьмой и девятой пятого триггера, а входы установки в "1" групп, причем первый и второй выходы син-, триггеров первой группы соединены с выхо- хронизации соответственно соединены с дами элементов И пятой группы, входы ус- вторым входом третьего элемента- И с втотановки в "0" триггеров первой группы 10 рыми входами пятого, седьмого и второго соединены с выходами элементов И седь- элементов И, о т л и ч à ю щ е е с я тем, что, мой группы, а инверсные выходы триггеров с целью повышения йаде)кности за счет конвторой группы соединены с вторыми входа- троля выполнения" последовательности коми элементов И девятой группы, третьи вхо- манд, которые представляют сетевую ды которых соединены с третьими входами 15 структурууправлейия исполнительными меэлементов И восьмой группы,.с первыми . ханизмамиипбвыйейиЪточностивыйолня- входамиседьмого, восьмого идевятогоэле- емого технологйческого процесса, в ментов И и прямым выходом пятого тригге- устройство программного управления ввера, прямой выход первого триггера дены коммутатор,десятая"груйпаэлементов соединен с первым входом второго элемен- 20 И, третий и четвертый элементы ИЛИ, десята И, выход которого соединен с прямым тый, одиннадцатый и двенадцатый элеменвходом третьеготриггера, входы установки . ты И и третья схема сравнения, первый в "0" второго и третьего триггеров соедине- выход которой соединен с первым входом ны с выходом третьего элемента И, первый двенадцатого элемента И, выход которого вход которого соединен с первым выходом 25 соединен с первым входом четвертого элеблока синхронизации, второй выход которо- мента ИЛИ, второй вход и выход которого го соединен с первым входом пятого и вто - соедйнены сооТветственно с (и-1)-м инфоррыми входами седьмого и второго мационным выходом четвертого блока паэлементов И, третий выход блока синхрони- мяти параметров-техпроцесса и с втбрыми зации соединен с вторыми входами четвер- 30 входами элементов И шестой группы, а втотого и девятого элементов И, выход рой выход третьей схемы сравнения соедипоследнего из которых соединен с входом нен с первым входом десятого элемента И, разрешения считывания пятого блока памя- второй вход и выход которого соединены ти параметров гехпроцесса, четвертый и пя- соответственно с выходом третьего элементый выходы блока синхронизации 35. та ИЛИ, первый и второй входы которого соединены соответственно с вторыми вхо- соединены соответственно с первым и втодами восьмого и шестого элементов И, вто- рым выходами второй схемы сравнения и с рые входы третьего и пятого элементов И вторыми входами элементов И седьмой соединены с прямым выходом четвертого группы, а третйй вх6д десятого элемента И триггера, вход установки в "1" которого со.- 40 соединен с первым. входом одиннадцатого единен с выходом четвертого элемента И, элемента И, вторым входом двенадцатого инверсный выход четвертого триггера сое- . элемента И и прямым выходом пятого тригдинен с третьим входом второго элемента Й, гера, выход одиннадцатого элемента И соечетвертый вход которого соединен с инвер-: динен с первыми входами Элементов И сным выходом пятого триггера, выход пято- 45 десятой группы, выходы которых соединены го элемента И соединен с информационным с входами установки в "0" триггеров второй входом кольцевого регистра, третий выход группы, а вторые входы элементов И десякоторогосоединен с вторым входом первого той группы соединены соответственно с вы элемента ИЛИ, выход которого соединен с ходами дешифратора кода, причем первая входом разрешения записи четвертого ре- 50 группа входов третьей схемы сравнения согистра, второй выход кольцевого регистра единена с второй группой выходов пятого соединен с входом разрешения записи блока памяти параметров техпроцесса, втотретьего регистра и входом разрешения рая группа входовтретьей схемы сравнейия считывания второго блока памяти последо- соединена с выходом коммутатора, входы вательности тех п роцесса, выход элемента И 55 которого я вл я ются входом изменяющихся соединен с входом установки в "0" первого условий управляющего сигнала устройства, 1781671

Составитель А.Мирошниченко

Техред M.Ìîðãåíòàë Корректор B.Петраш

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 4274 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1.13035, Москва, Ж-35, Раушская наб„4/5

Устройство программного управления Устройство программного управления Устройство программного управления Устройство программного управления Устройство программного управления Устройство программного управления Устройство программного управления Устройство программного управления Устройство программного управления Устройство программного управления 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано з процессорных системах при распределениизаявок между процессорами

Изобретение относится к автоматике и вычислительной технике и может быть использовано для программной реализации быстродействующих дискретных устройствуправления технологическим оборудованием, в частности в системах дозирования, управления испытательным оборудованием, в технике научного эксперимента, а такжедля управления автоматическими линиями и робототехнологическими комплексами и т.п

Изобретение относится к вычислительной технике, в частности к устройствам приоритетного обслуживания запросов

Изобретение относится к вычислительной технике и может быть использовано для распределения ресурса между многими абонентами

Изобретение относится к вычислительной технике и может быть использовано при организации обмена информацией через общую магистраль между абонентами локальных сетей, многомашинных и многопроцессорных распределенных систем

Изобретение относится к вычислительной технике и может быть использовано для -# построения блоков микропрограммного управления ЭВМ

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных однородных системах для управления доступом абонентов к магистрали передачи данных и другим разделяемым ресурсам

Изобретение относится к вычислительной технике и может быть использовано для построения блоков микропрограммного управления ЭВМ

Изобретение относится к вычислительной технике и может быт использовано для уп|йВ7га Я №ГГреЯН беть1б Обращения нескЬл ькШ абонентов к коллективно исполь« ч глекг 0/ .г v -„ О1, Р Ј

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах чистового программного управления металлорежущими станками

Изобретение относится к области управления и регулирования, может быть использовано в системах числового программного управления исполнительными органами станков и является усовершенствованием известного устройства, описанного в а.с

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах числового программного управления станками

Изобретение относится к автоматике, а именно к устройствам управления транспортными средствами

Изобретение относится к вычислительной технике и автоматике, в частности к устройствам автоматического управления, где требуется включение различных механизмов в определенной последовательности во времени, и может быть использовано для управления технологическими процессами

Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано при построении программных управляющих систем с повышенной достоверностью функционирования на базе мо- Iдульных микропрограммных управляющих стройств.

Изобретение относится к автоматизированным системам и системам автоматического управления и может быть использовано при управлении сложными объектами преимущественно с дискретным характером технологического цикла, а также для решения задач распознавания и анализа данных объектов, ситуаций, процессов или явлений произвольной природы, описываемых конечными наборами признаков (симптомов , факторов)

Изобретение относится к автоматике и вычислительной технике и

Изобретение относится к автоматизированным системам и системам автоматического управления и может быть использовано при управлении сложными объектами преимущественно с дискретным характером технологического цикла, а также для решения задач распознавания и анализа данных объектов, ситуаций, процессов или явлений произвольной природы, описываемых конечными наборами признаков (симптомов, факторов)
Наверх