Интегральная схема

 

Использование: изобретение относится к микроэлектронике и может быть использовано в интегральных схемах управления нелинейными элементами. Сущность изобретения: устройство содержит шесть пр-п-транзисторов (1, 5, 9, 10, 15, 18), три диода Шотки (3. 6, 12), два диода (19, 20), пять резисторов (4, 7. 14, 17, 21), шины питания источников положительного и отрицательного напряжений (8, 13). 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 5

6иг.

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) К АВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ

1 (21) 4853606/21 (22) 20.07.90 (46).15.12.92. Бюл, N. 46 (71) Производственное объединение "Кремний" (72) А.А.Белугин, Б,А.Гарбуз, С.А.Коновалов и В.Л.Спалев (56) Авторское свидетельство СССР

М 1566478, кл, H 03 К 19/088, 1988.

Электрическая схема ЮФ3.482.001.ЭЗ микросхемы 1109КТ7. Ы«1781819 А1

2 (54) ИНТЕГРАЛЬНАЯ СХЕМА (57) Использование: изобретение относится к микроэлектронике и может быть использовано в интегральных схемах управления нелинейными элементами; Сущность изобретения: устройство содержит шесть ир-и-транзйсторов (1, 5, 9. 10, 15, 18), три диода Шатки (3, 6, 12), два диода (19, 20), пять резисторов (4, 7, 14, 17, 21), шины питайия источников положительного и отрица-. тельного напряжений (8, 13). 2 ил.

1781819

Изобретение относится к микроэлектронике и моет быть использовано в интегральных схемах управления нелинейными элементами.

Известны интегральные схемы серии

1109, предназначенные для управления нелинейными элементами, Наиболее близкой к данному изобретению по функциональному назначению является микросхема 1109 КТ7 (схема электрическая ЮФ3.482.001 ЭЗ).

Недостатком данной схемы является

10 ступенька на фронте т н, При этом в момент мым для некоторых типов нагрузок, работающих в ключевом режиме и может привести к выходу нагрузки из строя, Данная ступенька на фронте tLH появляется из-за того, что нижний ключ интегральной схемы закрывается раньше, чем открывается верхний. В противном случае-появится сквозной ток, который может привести к

20 перегреву интегральной схемы и выходу ее. из строя, т,к. ток верхнего ключа достигает порядка 1А и определяется емкостью нагрузки, которую необходимо перезарядить.

Целью изобретения является улучшенйе динамических параметров за счет улуч30 шения фронта импульса. Использование изобретения расширяет область применения разрабатываемой интегральной схемы и повышает надежность разрабатываемой аппаратуры в целом.

Поставленная цель достигается тем, что в интегральную схему, содержащую пер- - : .вый, второй, третий и четвертый и-р-и-тран35 зисторы, первый, второй и третий . высоковольтные диоды Шатки и первый, второй и третий резисторы, где база первого транзистора соединена со входом интег ральной схемы и анодом первого диода, катод которого подключен к коллектору пер40 вого транзистора, эмиттер которого через

45 первый резистор соединен с базой второго транзистора, которая подключена к аноду второго диода, катод которого соединен с коллектором второго транзистора, который через второй резистор подключен к шине питания источника положительного напря50 же гия; которая соединена с коллекторами третьего и четвертого транзисторов, эмиттеры которых соединены соответственно с базой четвертого транзистора и выходом

55 устройства, который подключен к аноду третьего диода, катод которого соединен с базой третьего транзистора и коллектором второго транзистора. эмиттер которого подключен к шине питания источника отрицательного напряжения, коллектор первого времени r нагрузка находится в неопределенном состоянии, что является недопусти- 15 транзистора через третий резистор соединен с общей шиной, дополнительно введены пятый и шестой п-р-п-транзисторы, четвертый и пятый диоды и четвертый и пятый резисторы, причем база пятого транзистора соединена с дополнительным входом интегральной схемы, коллектор — через четвертый резистор подключен к общей шине, эмиттер соединен с базой шестого транзистора и через четвертый и пятый диоды в прямом включении — с шиной питания источника отрицательного напряжения, которая через пятый резистор подключена к эмиттеру шестого транзистора, коллектор которого соединен с выходом устройства.

Сопоставительный анализ предполагаемого изобретения с прототйпом показывает, что найдено решение. позволяющее получить интегральную схему с улучшенными динамическими параметрами за счет улучшения фронта 1 н. Таким образом, заявляемое решение соответствует крйтерию

"новизна", Признаки, отличающие заявляемое тех-. ническое решение от прототипа, не выявле- . ны в других технических решениях при изучении данной и смежной областей техники и, следовательно, техническое решение соответствует критерию "Существенные от-. личия".

На фиг. 1 приведена временная диаграмма выходного напряжения интегральной схемы. На фиг, 2 приведена электрическая схема предполагаемого изобретения.

Интегральная схема содержит и-р-итранзистор 1, база которого соединена со входом интегральной схемы 2 и анодом диода Шотки 3; катод которого подключен к коллектору транзистора 1, эмиттер которого через резистор 4 соединен с базой и-р-итранзистора 5, которая подключена к аноду диода Шотки 6, катод которого соединен с коллектором транзистора 5, который через резистор 7 подключен к шине питания источника положительного напряжения 8, которая соединена с коллекторами и-р-п транзисторов 9 и 10, эмиттеры которых соединены — соответственно с базой транзистора 10 и выходом устройства 11, который подключен к аноду высоковольтного диода

Шотки 12, катод которого соединен с базой транзистора 9 и коллектором транзистора 5, эмиттер которого подключен к шине питания источника отрицательного напряжения

13, коллектор транзистора 1 через резистор

14 соединен с общей шиной, база и-р-и транзистора 15 соединена со входом интегральной схемы 16, коллектор — через резистор 17 подключен к общей шине, эмиттер—

1781819 соединен с базой и-р-п транзистора 18 и улучшает фронты интегральной схемы. При через диоды 19 и 20 в прямом включении — этом дополнительный ток, появляющийся с шиной питания источника отрицательного . при переключении интегральной схемы за напряжения 13, которая через резистор 21 счет зарядовой емкости нагрузки протекает подключена кэмиттерутранзистора18, кол- 5 через диод 12 и транзистор 5 на источник лектор которого соединен с выходом уст- отрицательHoio éÚïðÿ%åíèÿ 13. ройства 11. При уменьшении уровня .напряжения

Схема работает следующим образом. на входах 2 и 16 соответственно мейее чем

На входы 2 и16одновРеменно постУпа-. U- + 2 Ова и U-+ 305а тРанзистоРы 1 и 15 ют синфазные сигналы одинаковой длитель- 10 закрываются. Транзистор 5, находящийся в ности.. — ..: .: активйом режиме, закрывается быстрее, Когда на входах интегральной схемы 2 чем транзистор 18, находящийся в режиме и.16 напРЯжение более, чем U-+ 205а и U-+ насыщениЯ. Ток РезистоРа 7 откРывает

+ 305а соответственно, транзисторы 9 и 10. включенные по схеме где !.!- — напряжение источника отрицатель- 15 Дарлингтона. Ток транзистора 10 начинает .ного напряжения; ... возрастать и в первый момент времени те05а — напряжение на базо-эмиттерном четчерез транзистор 18, при этом на выходе переходе транзистора, транзисторы 1 и 15 интегральной схемы поддерживается пооткрыты. Транзистор 1 задает ток в базу тенциал, близкий к U-. По мере увеличения транзистора 5, транзистор 5 открыт и заби- 20 тока транзистора 10 транзистор 18 перехорает базовыйтоктранзистора 9,транзистор дит в режим генератора тока и как только

9 закрыт. Величина резистора 14 выбирает- ток транзистора 10 становится более, чем ся. такой, чтобы ток в базу транзистора 5 . Uo/R21, транзистор 18 закрывается. Ток задавался достаточным для того, чтобы - транзистора 10 начинает протекать через транзистор 5 мог забрать ток, протекающий 25 нагрузку, заряжая ее зарядную емкость. .через резистор 7. Транзистор 15 открывает При этом транзистор 18, который формирует на выходе интегральной схемы напряжение: - U+

0вых = U-+ 0ост = U-+ UK3T 18+ !нагр R21, /3т /3т

Rv

30 нагр 9 10 где Окэт 1 — напРяжение между коллекто- где U+ — напряжение источника положительром и эмиттером транзистора 18, ного напряжения, нагр, — ток нагрузки в прямом направле- /3,9, Plo — коэффициент усиления по понии и определяется сопротивлением на стоянномутокутранзисторов9и10соответгрузки..: 35 ственно.

НагРУзка пРи этом находитсЯ во вклю- !, а,р — ток, необходимый длЯ пеРезаРЯченном состоянии. R21 выбирается таким да зарядной емкости нагрузки. образом, чтобы - . Напряжение на выходе интегральной схемы возрастает до уровня, близкого к U+, нагр. R21 UO . 40- таК КаК ПрОВОдИМОСтЬ НаГруЗКИ ВЫтЕКаЮщЕ! наг 21 го тока идентичйа обратной проводимости при этом уменьшение Вг! приводит к: диода и определяется током утечки, котоуменьшению остаточного напряжения ин- рый достаточно мал. Нагрузка при этом натегральной схемы, но увеличивает ток; про- ходится в выключенном состоянии. текающий через транзистор 18 при 45 -.Таким образом интегральная схема включении верхнего ключа интегральной имеет улучшенные динамические параметсхемы (см. далее), .. - ры с крутыми фронтами, s результате чего

Величина резистора 17 определяется . нагрузка постоянно находится в определенном состоянии — включено йли выключено.

Примером конкретного выполнения изо0 — + 2 0о + В(3т15 бретения является интегральная схема 1109 ! нагр Р1в КТ9, разрабатываемая по ОКР "Марс-4с", Формула изобретения. где 11кэт15 напряжение между коллекто- Интегральная схема, содержаЩая перром и эмиттером транзистора 15, 55 вый — четвертый п-р-п-транзисторы, первый—

Д15- коэффициент усиления по посто- третий высоковольтные диоды шотки, перянному току транзистора 18. вый — третий резисторы, база первого транДиоды 3 и 6 служат для поддержания зистора соединена с входом интегральной транзисторов 1 и 5 в активном режиме, что схемы и анодом первого диода, катод кото1781819

Составитель В.Опалев

Техред M.Mîðãåíòàë Корректор О,Густи

Редактор Н.Коляда

Заказ 4281 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина. 151 рого подключен к коллектору первого транзистора, эмиттер которого через первый резистор соединен с базой второго транзистора, которая подключена к аноду второго диода, катод которого соединен с коллектором второго транзистора. который через второй резистор подключен к шине питания источника положительного напряжения, которая соединена с коллекторами третьего и четвертого транзисторов, эмитте. ры которых соединены соответственно с базой четвертого транзистора и выходом схемы, который подключен к аноду третьего диода, катод которого соединен с базой третьего транзистора и коллектором второго транзистора, эмиттер которого подключен к шине питания источника отрицательного напряжения, коллектор первого транзистора через третий резистор соединен с общей шиной. о т л и ч а ю щ ая с я тем, что, с целью улучшения динамических параметров схемы за счет улучшения

5 фронта импульса, введены и-р-и-пятый и шестой транзисторы, четвертый и пятый диоды, четвертый и пятый резисторы, база пятого транзистора соединена с дополнительным входом интегральной схемы, 10 коллектор через четвертый резистор подключен к общей шине. эмиттер соединен с базой шестого транзистора и через четвертый и пятый диоды в прямом включении — с, шиной питания источника отрицательного

15 напряжения, которая через пятый резистор подключена к эмиттеру шестого транзистора; коллектор которого соединен с выходом схемы.